TMSFDSP的内部资源.ppt

第3章 TMS320F2812 DSP的内部资源 3.1 中央处理单元CPU 3.1.1 CPU的兼容性 3.1.2 CPU的组成及主要特性 3.1.3 CPU的结构及总线 3.1.4 CPU的寄存器 3.2 时钟和系统控制 3.2.1 时钟 3.2.2 晶体振荡器及锁相环PLL 3.2.3 低功耗模式 3.2.4 看门狗模块 3.2.5 CPU定时器 3.3 存储器及外部扩展接口XINTF 3.3.1 TMS320F2812 DSP的存储器结构 3.3.2 TMS320F2812 DSP的存储器映射图 3.3.3 片内SARAM 3.3.4 片内Flash和OTP存储器 3.3.5 片内Boot ROM 3.3.6 代码安全模块（CSM） 3.3.7 外设帧PF 3.3.8 外部扩展接口XINTF 3.4 程序流 3.4.1 中断 3.4.2 分支、调用及返回 3.4.3 单个指令的重复执行 3.4.4 指令流水线 3.5 中断系统及复位 3.5.1 TMS320F2812 DSP中断概述 3.5.2 中断向量和优先级 3.5.3 可屏蔽中断 3.5.4 不可屏蔽中断 3.5.5 非法指令陷阱 3.5.6 硬件复位操作 3.5.5 片内外设中断扩展（PIE） TMS320C28x定点系列DSP芯片内部资源有三个主要部分：中央处理单元（CPU）、存储器和片内外设。所有的C28x定点系列DSP芯片都采用同样的CPU、总线结构和指令集。不同的芯片具有各自不同的片内存储器配置和片内外设。 本书中提到的32位C28x定点系列DSP芯片包括F281x和C281x，其中F281x包括F2810/1/2三款芯片，而本书主要讲述TMS320F2812芯片的相关内容。TMS320F2812是TI公司推出的功能强、性能优越、低功耗的32位定点DSP芯片，其时钟周期为6.67ns（时钟频率为150MHz），采用改进的哈佛总线结构，通过独立的数据总线和地址总线，很大程度上提高了运算速度。 本章主要讲述TMS320F2812 DSP芯片的内部资源，包括中央处理单元CPU、时钟和系统控制、存储器及外部扩展接口、程序流以及中断系统及复位等内容。 3.1 中央处理单元CPU TMS320C28x系列的CPU是一个低成本的32位定点处理器。它集中了数字信号处理的最佳特征，包括精简指令集计算功能（RISC）、微控制器架构、固件和工具集、改进的哈佛结构以及循环寻址。 中央处理单元（CPU）负责进行程序流的控制和指令的处理。它完成数据的传送，执行算数运算、布尔逻辑、乘法和移位操作等。当执行有符号的数学运算时，CPU采用二进制补码进行运算。改进的哈佛架构使CPU的指令和数据获取可并行执行。CPU可以在写入数据的同时进行读取指令和数据，还可以同时进行流水线中的单周期指令操作。CPU通过6组独立的地址和数据总线完成这些操作。 3.1.1 CPU的兼容性 CPU信号它主要包括有4种信号： 习题与思考题 1. TMS320F2812 DSP的CPU的主要组成单元和总线有哪些？ 2. TMS320F2812 DSP的CPU有哪些寄存器？ 3. 辅助寄存器有哪些？其作用是什么？状态寄存器ST0，ST1的作用是什么？ 4. 如何由外部晶振或外部时钟频率确定CPU时钟频率? 5. 什么是DSP的低功耗模式？如何使用看门狗定时器？ 6. 如果TMS320F2812的时钟频率是150MHz，试根据周期寄存器和预定标寄存器的取值范围，计算CPU定时器0可实现的定时的周期最大值。 7. 简述TMS320F2812 DSP 的片内存储器组成（包括地址与用途）。存储器扩展外部接口XINTF的作用是什么？如何使用DSP片内Flash和OTP存储器？ 8. TMS320F2812 DSP的中断是如何组织的？有哪些中断源?响应中断后，如何找到中断入口地址？DSP复位后从哪里开始执行程序？ 9. 简述TMS320F2812 DSP的指令流水线。 10.简述TMS320F2812 DSP的PIE模块的用途以及中断系统的三级中断机制。 使能或禁止多路复用外设中断 使能或禁止一个中断的通常会产生下列两个过程。 1．使用PIEIERx寄存器去禁止中断并保护相应的PIEIFRx标志。当清除PIEIERx寄存器中的位，保护PIEIFRx寄存器的