现代电子技术工程设计与实践(李继凯).ppt

4.3 Multisim 10电路设计仿真实例 4.3.1 方波、三角波发生电路设计 1. 方波和三角波发生电路 由集成运放构成的方波发生器和三角波发生器，一般均包括滞回比较器和RC积分器两大部分。把滞回比较器和积分器首尾相接形成正反馈闭环系统，如图4-42所示，则比较器U1输出的方波经积分器U2积分可得到三角波，三角波又触发比较器自动翻转形成方波，这样即可构成三角波和方波发生器。 4.3.1 方波、三角波发生电路设计 2. 选取器件、仪表、连线。 图4-42 方波和三角波发生电路 4.3.1 方波、三角波发生电路设计 3. 仿真 点仿真按钮，双击示波器图标，如图4-43 为方波和三角波发生器输出波形图。由于采用运放组成积分电路，因此可实现恒流充电，使三角波线性大大改善。 4.3.1 方波、三角波发生电路设计 图4-43 方波和三角波发生器输出波形 4.3.1 方波、三角波发生电路设计 4. 电路的参数 电路振荡频率：方波幅值： Uom＝±UZ 三角波幅值：Uom＝R1UZ /R2 调节RP可以改变振荡频率，改变此值可调节三角波的幅值。 4.3.2 数字时钟的设计 1. 数字钟电路框图 数字时钟是用数字集成电路构成的，用数码显示的一种现代化计数器，由校时电路、计数器、译码器和显示器等几部分组成。通过校时电路实现对时、分的校准。由于采用纯数字硬件设计制作，与传统机械表相比，它具有走时准确，显示直观，无机械传动装置等特点。数字电子钟的电路组成方框图如图4-44所示。 4.3.2 数字时钟的设计 图4-44 数字电子钟的电路组成框图 4.3.2 数字时钟的设计 由图中可看出，1Hz的时钟脉冲送入秒计数器计数，计数结果通过“时”、“分”、“秒”译码器显示时间。 由不同进制的计数器、译码器和显示器组成计时系统。“时”显示由二十四进制计数器、译码器、显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器、显示器构成。在本例中只介绍计数、译码及显示电路。 4.3.2 数字时钟的设计 2. 计数器电路的设计 根据图4-44数字电子钟的逻辑方框图可清楚知道，显示“时”、“分”、“秒”需要六片中规模计数器。其中，“分”、“秒”计时各为60进制计数器，“时”位计时为24进制计数器，60进制计数器和24进制计数器都选用74LS290集成块来实现。实现的方法采用反馈清零法。 4.3.2 数字时钟的设计 （1）60进制计数器 1）60进制计数器电路如图4-45所示。实现方法采用反馈清零法。 图4-45 60进制计数器设计 4.3.2 数字时钟的设计 由图4-45可知，74LS290计数器是十进制异步计数器，用反馈归零方法实现十进制计数。U1是十进制计数器，U2和与非门组成六进制计数，U1和U2串联实现了六十进制计数。并用74LS20实现了在59时向高位的进位信号。 4.3.2 数字时钟的设计 2）60进制计数器子电路的创建 创建六十进制计数器子电路具体的操作步骤是：单击菜单栏中的Place，再选中Connetors中的SB/SC Connector，逐一把电路的输入输出替换。电路如图4-46。 4.3.2 数字时钟的设计 图4-46 60进制计数器子电路的创建 4.3.2 数字时钟的设计 在Multisin平台上按住鼠标左键，拉出一个长方形，把用来组成子电路的那一部分全部选定。启动Place菜单中的Replace by Subcircuit，打开如图4-47所示的对话框， 4.3.2 数字时钟的设计 图4-47 子模块命名对话框 4.3.2 数字时钟的设计 在其编辑栏内输入子电路名称，如Counter60，点击OK即得到如图4-48所示的子电路。 图4-48 60进制计数子模块 4.3.2 数字时钟的设计 连接电路测试，和前面的60进制计数