《计算机组成原理课程设计》实验报告.docVIP

实验报告 成绩： 姓名 学号 班级 专业 信息安全 课程名称 《计算机组成原理课程设计》 任课老师 指导老师 机位号 实验序号 实验名称 寄存器堆 实验时间 实验地点 1教南 实验设备号 一、实验程序源代码 module Reg(LED,RW_SW,AB,Reg_Addr_A,Reg_Addr_B,Write_Reg,clk,rst); input[4:0] Reg_Addr_A,Reg_Addr_B; input Write_Reg; input[1:0] RW_SW; input clk; input rst; output[7:0] LED; input AB; reg[31:0]REG_File[0:31]; reg[7:0] LED; wire[31:0] W_Data1 = 32 wire[31:0] W_Data2 = 32h0000000A; wire[31:0] W_Data3 = 32 wire[31:0] W_Data4 = 32 wire[31:0] A = REG_File[Reg_Addr_A]; wire[31:0] B = REG_File[Reg_Addr_B]; integer i; always @ (posedge clk or posedge rst) begin if(AB) case(RW_SW) 2b00 : LED=A[7:0]; 2b01 : LED=A[15:8]; 2b10 : LED=A[23:16]; 2b11 : LED=A[31:24]; default : LED=A[7:0]; endcase else case(RW_SW) 2b00 : LED = B[7:0]; 2b01 : LED = B[15:8]; 2b10 : LED = B[23:16]; 2b11 : LED = B[31:24]; default : LED = B[7:0]; endcase if(rst) for(i = 0; i 32; i = i + 1) REG_File[i] = 0; else begin if(Write_Reg) begin if(AB) case(RW_SW) 2b00 : REG_File[Reg_Addr_A]=W_Data1; 2b01 : REG_File[Reg_Addr_A]=W_Data2; 2b10 : REG_File[Reg_Addr_A]=W_Data3; 2b11 : REG_File[Reg_Addr_A]=W_Data4; endcase else case(RW_SW) 2b00 : REG_File[Reg_Addr_B]=W_Data1; 2b01 : REG_File[Reg_Addr_B]=W_Data2; 2b10 : REG_File[Reg_Addr_B]=W_Data3; 2b11 : REG_File[Reg_Addr_B]=W_Data4; endcase end end end endmodule 二、仿真波形 三、电路图 四、引脚配置（约束文件） NET Add[4] LOC = T5; NET Add[3] LOC = V8; NET Add[2] LOC = U8; NET Add[1] L