第5章中央处理器重点分析.ppt

总结 时序信号发生器产生节拍脉冲的过程： 环形脉冲发生器利用输入的脉冲源信号，产生循环输出的序列脉冲C1,C2,C3； 通过与门、与非门电路产生节拍脉冲T1。,T2。,T3。,T4。和读写时序信号RD。,WE。； 然后通过启停控制逻辑产生最终需要的节拍脉冲T1,T2,T3,T4,RD,WE等信号。 5.8 RISC CPU 5.8.1 RISC CPU的特点　 　 RISC的三个要素是： (1)一个有限的简单的指令集； (2)CPU配备大量的通用寄存器； (3)强调对指令流水线的优化。 基于三要素的RISC机器的特征是： (1)使用等长指令，目前的典型长度是4个字节。 (2)寻址方式少且简单，一般为2—3种，最多不超过4种，绝不出现存储器间接寻址方式。 (3)只有取数指令、存数指令访问存储器。指令中最多出现RS型指令，绝不出现SS型指令。 (4) 指令集中的指令数目一般少于100种，指令格式一般少于4种。 (5) 指令功能简单，控制器多采用硬布线方式，以期更快的执行速度。 (6) 平均而言，所有指令的执行时间为一个处理时钟周期。 (7) 指令格式中用于指派整数寄存器的个数不少于32个，用于指派浮点数寄存器的个数不少于16个。 (8) 强调通用寄存器资源的优化使用。 (9) 支持指令流水并强调指令流水的优化使用。 (10) RlSC技术的复杂性在于它的编译程序，因此软件系统开发时间比CISC机器长。　 RISC与CISC的主要特征对比 实例MC88110 指令动态调度 按序发射 取两条指令，配对发送，一个周期可以有两条指令执行 完毕 1、第一条指令由于资源相关或数据相关，则这两条指令都不发射2、 若第一条指令能发射，第二条指令不能发射，则只发射第一条指令到EX段，第二条指令等待并新取一条指令与之配对等待发射 记分牌： 为了保证执行段功能部件按序执行，MC88110提供了指令对列 针对转移，MC88110采用延迟转移和目标指令CACHE(TIC)法 * 微程序一般是顺序执行，地址是在读出微指令的同时给出；当出现转移时，则需要地址转移逻辑根据判别测试字段P和执行部件的“状态条件”反馈信息，去修改地址寄存器的内容，并按照此地址去读出下一条微指令。 * 这只是举例，不表示所有情况 * 这种编码法会导致本来可以同时进行的操作无法同时进行，导致操作速度降低 * 计算机系统可以在不同的并行等级上采用流水线技术，常见的有 * 为使流水线发挥最高的性能，必须使流水线畅通流动，不发生断流，但是在流水过程中，出现以下三种情况，影响性能发挥 * 不一定所有指令都需要这几个阶段 * * * * * * （1）延迟转移：在取到一条转移指令时，因为还没有执行所以还不知道是否要转移。此时，不是等待该转移指令的结果，而是先假设不转移、依旧把后续指令取出来执行。如果转移指令执行完，确实不需要转移，那就算是赚到了。 为了保证整个机器控制信号的同步，将微指令的取指和执行的时间的长度设置与一个CPU周期相同。但是每个CPU周期的T4阶段用来读取取指微指令，T1T2T3用来执行取指微指令，同时也就是完成指令周期的第一个CPU周期完成的任务（取指阶段）。 为了判断指令能不能发射， 为了保证各个功能部件按序执行 （2）转移预测法：用硬件方法实现，依据指令过去的行为来预测将来的行为。通过使用转移取和顺序取两路指令预取队列以及目标指令cache。可将转移预测提前到取指阶段进行，以获取得良好的效果。 解决方法： （1）延迟转移法：由编译程序重排指令序列来实现。基本思想是“先执行再转移”；在不转移时，使延迟的时间得到有效利用。 3. 控制相关 由转移指令引起。当执行转移指令时，依据转移条件的产生结果，可能为顺序取下条指令；也可能转移到目标地址取指令，从而使流水线断流。 较长 较短 软件系统开发时间 绝大多数微硬布线控制 绝大多数为微程序控制 控制器实现方式 较长 较短 程序源代码长度 较容易 很难 优化编译实现 绝大多数在一个周期内完成 相差很大 各种指令执行时间 相差不大 相差很大 各种指令使用频率 只有LOAD/STORE指令 不加限制 可访存指令 等长 不固定 指令字长 一般小于4 一般大于4 寻址方式 一般小于4 一般大于4 指令格式 一般小于100 一般大于200 指令数目 简单，精简 复杂，庞大 指令系统 RISC CISC 比较内容 5.10 CPU性能评价 CPU性