毕业论文（设计）基于Verilog 的有限状态机设计说明书.docVIP

基于Verilog 的有限状态机设计与优化 1 引言 在集成电路的设计过程中, 不论是使用FPGA还是ASIC 来实现, 有限状态机经常是作为一个电路设计的关键部分而出现的 . 状态机的功能是否完善( 是否强壮型) 对整个电路会产生重大的影响. 有限状态机主要有两种类型: Moore 型状态机和M ealy 型状态机. Moore 型状态机是指输出只与当前状态有关, 与输入信号无直接关系. 而Mealy 型状态机的输出不只与当前状态有关, 还与输入信号有关 . 文中以目前常用的硬件描述语言Verilog HDL 为基础, 对不同的状态机编码类型和状态机描述风 格对状态机性能的影响进行了深入的分析. 分别使 用Xilinx ISE 和 Design Compiler 对实例进行了综 合,分析了面积、速度与功耗的信息, 给出了对于不 同类型状态机的最佳编码风格. 2 状态机编码 状态的编码方式最常用的有二进制码、格雷码 和独热码三种, 不同的状态机编码方式对状态机的影响非常大 . 如表1 所示. 二进制的编码从第一个状态到最后一个状态是 按二进制码的顺序排列的, 是一种最普通的编码方式. 表1 不同的编码比较 十进制码 Binary c