毕业论文（设计）基于verilog的数字时钟设计说明书.docxVIP

PAGE \* MERGEFORMAT20 课程设计 基于Verilog HDL的数字秒表设计 系别：物理与电气工程学院 专业：微电子学 班级：2班 成员： 目录 一、前言…………………………………………………………………………………………………………………3 二、实验目的………………………………………………………………………………………………………….3 三、功能设计…………………………………………………………………………………………………………3 四、用Verilog描述电路……………………………………………………………………………………….4 4.1时钟调校及计时模块……………………………………………………………………………………4 4.2整数分频模块………………………………………………………………………………………………..8 4.3时钟信号选择模块………………………………………………………………………………………8 4.4七段显示设置………………………………………………………………………………………………11 4.4.1 BCD码显示模块……………………………………………………………………………………11 4.4.2 二位七段显示模块………………………………………………………………………………12 4.4.3一位七段显