电子电工第十单元要点.docVIP

第10章 组合逻辑电路 一、思考题解答 10.1思考题 【思10.1.1】当为负逻辑体制时，教材中表10.1.1所示的与门真值表可以表示或逻辑关系，由此可得，当逻辑体制改变时，与门和或门的逻辑关系可以互换。 【思10.1.2】其输出端的电平波形图如图10-1所示。 【思10.1.3】在(a)中，F＝，真值表如表10-2所示。 在(b)中，F＝，真值表如表10-2所示。所以，它们的逻辑功能相同。 图10-1 思专题10.1.2的波形图 表10-2 真 值 表 B C D F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 1 【思10.1.4】(1)F＝·1＋0·A ＝；(2)F＝·0＋1·A ＝A； (3) F＝·A＋A·＝0；(4)F＝A·A＋·＝1，所以(2)能实现F＝A关系。 【思10.1.5】(1)F＝＝1；(2)F＝ ＝； (3) F＝＝；(4)F＝＝0，所以输出恒为1的电路是(1)。 【思10.1.6】(1)F＝·1＋0·A ＝；(2)F＝＝； (3) 此时三态门为工作状态，F＝，所以(1)、(2)、(3)都能实现F＝关系。 【思10.1.7】(a)不能正常工作，因为此时EN＝0，只有在EN＝1(接高电位)时，才能满足F1＝。 (b) 因为EN＝0，所以能正常工作，且F2＝。 (c) 因为EN＝1，所以能正常工作，且F3＝。 (d) 能正常工作，但此时F4＝，必须把非门符号除掉才能满足F4＝AB。 【思10.1.8】正确的有：(a)、(c)、(f)。错误的有：(b)、(d)、(e)。其中(b)中接1端改接0；(d)中与非门换成三态输出与非门，再接上A端；(e)中接地端改接1或悬空。 【思10.1.9】(a)因为F1＝·＝＝，所以能实现F＝。 (b)因为F1＝，所以能实现F＝。 (c)因为F1＝＝AB＋CD，所以不能实现F＝。 (d)因为F1＝＝，所以不能实现F＝。 10.2思考题 【思10.2.1】在(1)式中，左边＝F＝B＋A，真值表如表10-3所示。 右边＝F＝(＋)(A＋B )，真值表也如表10-3所示。所以，它们的逻辑功能相同。 在(2)式中，左边＝F＝AB＋C＋BC，真值表如表10-4所示。 右边＝F＝AB＋C，真值表也如表10-4所示。所以，它们的逻辑功能相同。 表10-3 真 值 表 A B F 0 0 0 0 1 1 1 0 1 1 1 0 表10-4 真 值 表 A B C F A B C F 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 0 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 【思10.2.2】证明：(1)左边＝ABC＋＋＋＝ABC＋＝1，右边＝1。 (2)左边＝＋A＋B＝＋＋A＋B＝＋，右边＝＋。 (3)左边＝＝·＝(A＋)(＋B)＝AB＋，右边＝AB＋。 【思10.2.3】F＝＝(A＋C)(B＋)＝AB＋A＋BC。 【思10.2.4】求逻辑函数的反函数的方法有： (1) 真值表法：挑出那些使函数值为0的变量取值组合，变量为1的写成原变量，为0的写成反变量，对应于使函数值为0的每一个组合可以写出一个乘积项(与关系)，将这些乘积项相加(或关系)，即可得到逻辑函数的反函数。 (2) 公式法：对整个函数式求反，再利用公式化简得到的最简式为逻辑函数的反函数。 (3) 卡诺图法：把卡诺图中小方块为0的项相加(合并最小项)，即得该函数的反函数最简与或表达式。 【思10.2.5】若有一组逻辑变量组成乘积项，每个变量都必须以原变量或反变量的形式在这些乘积项中只出现一次，这些乘积项就叫做这些变量的最小项。 最小项具有下列性质：对于输入变量的任意一组取值，只有一个最小项的值为1，任意两个最小项的乘积为0，全体最小项之和为1，逻辑相邻的两个最小项之和可以合并成一项，并消去一个变量。 最小项逻辑相邻就是若两个最小项仅有一个变量不同，称这两个最小项逻辑相邻。 10.3思考题 【思10.3.1】(a) F1＝＝A＋B，真值表如表10-5所示，完成或逻辑功能。 (b) F2＝＝AB＋，真值表如表10-6所示，完成同或门逻辑功能。 (c) F3＝＝AB，真值表如表10-7所示，完成与逻辑功能。 (d) F4＝＝A＋B，真值表如表10-8所示，完成异或门逻辑功能。 (e) F5＝＝＝ ＝＝ 表10-5 真值表 表10-6 真值表 表10-7 真值表 表10-8 真值表 A B F A B F A B F A B F 0 0 0 0 0 1 0 0 0 0 0