硬件描述语言VHDL基础重点分析.ppt

第3章 硬件描述语言VHDL基础 ①PLD中阵列交叉点的逻辑表示 PLD逻辑阵列中交叉点的连接方式采用图7-7所示的几种逻辑表示。 ①PLD中阵列交叉点的逻辑表示 PLD逻辑阵列中交叉点的连接方式采用图7-7所示的几种逻辑表示。 ①PLD中阵列交叉点的逻辑表示 PLD逻辑阵列中交叉点的连接方式采用图7-7所示的几种逻辑表示。 ①PLD中阵列交叉点的逻辑表示 PLD逻辑阵列中交叉点的连接方式采用图7-7所示的几种逻辑表示。 ①PLD中阵列交叉点的逻辑表示 PLD逻辑阵列中交叉点的连接方式采用图7-7所示的几种逻辑表示。 与阵列如图(a)所示。 图 (c)是烧断3个熔丝的情况，图 (d)是图 (c)的PLD表示。 PLD中与阵列的缺省表示 在PLD器件与阵列中常看到下图中给出的几种表示。 输出为Z1的与门4个输入变量全部被编程后输入，4个交叉点均画×。因此， PLD中与阵列的缺省表示 输出为Z3的与门输入阵列交叉点上无×，与门符号内也无×，这是浮动状态的逻辑表示。浮动输入状态代表与阵列编程后熔丝全部熔断，4个输入全都不同与门相接，相当与门输入悬空，与门输出为高电平，即输出逻辑“1” ③输入缓冲器和反馈缓冲器 在PLD中有二种特殊的缓冲器 输入缓冲器和反馈缓冲器， 二种缓冲器有相同的电路构成 它们是单输入、双输出的缓冲器单元，一个是高有效输出端，即同极性输出端。另一个是低有效输出端，即反极性输出端。 ③输入缓冲器和反馈缓冲器 与曾经学过的输出三态缓冲器不同 输出三态缓冲器也有三个端，但只有一个输入和一个输出端，另一个是使能控制端。原则上说，输出三态缓冲器有二个输入端一个输出端。 输入缓冲器和反馈缓冲器输出只有0、1两个逻辑状态。 而输出三态缓冲器除了有0、1两个逻辑状态外，还有一个称为高阻(Z)的状态。 ③输入缓冲器和反馈缓冲器 在PLD中为了实现输出极性可编程，常采用图 (a)所示的异或门结构。 ③输入缓冲器和反馈缓冲器 图 (b)是编程后熔丝保留，输出极性编程为高有效。 二、可编程专用集成电路ASIC 可编程专用集成电路ASIC(Application Specific Integrated Circuit) 是面向用户特定用途或特定功能的大规模、超大规模集成电路。 分类：按功能分为数字的、模拟的、数字和模拟混和三种。按制造方式分为全定制、半定制ASIC、可编程三种。 根据芯片的集成度和结构复杂度分类 简单可编程逻辑器件SPLD 特点是都具有可编程的与阵列、不可编程的或阵列、输出逻辑宏单元OLMC和输入输出逻辑单元IOC。 复杂可编程逻辑器件CPLD 特点是具有更大的与阵列和或阵列，增加了大量的宏单元和布线资源，触发器的数量明显增加。 现场可编程逻辑门阵列 FPGA 运算器、乘法器、数字滤波器、二维卷积器等具有复杂算法的逻辑单元和信号处理单元的逻辑设计可选用FPGA实现。 按制造技术和编程方式进行分类 双极熔丝制造技术的可编程ASIC 莱迪思(Lattice)半导体公司的PAL系列 反熔丝制造技术的可编程ASIC Actel的FPGA EECMOS制造技术的可编程ASIC Lattice的GAL和ispLSI / pLSI SRAM制造技术的可编程ASIC Xilinx的FPGA，Altera的FPGA 按制造技术和编程方式进行分类 用SRAM技术制造的FPGA则具有数据挥发性，又称易失性。 具有挥发性的FPGA ，当系统断电或掉电后，写入FPGA中的编程数据要丢失。因此，必须把要下载到FPGA的数据借用编程器固化到与其联用的EPROM或EEPROM中，待重新上电时，芯片将编程数据再下载到FPGA中。 FPGA的数据挥发性，决定有些环境不宜选用。 可编程ASIC的编程方式 可编程ASIC的编程方式有两种： 采用专用编程器进行编程 在系统编程 甩掉了专用编程器，而且也不用将芯片从电路系统取下，只利用计算机和一组下载电缆就可以在系统编程。 Lattice和Xilinx等几家大公司现在都有在系统可编程ASIC产品。在系统编程方式方便了用户。 可编程ASIC的一般开发步骤 设计输入(entry) 功能模拟(function simulation) 逻辑分割(partitioning) 布局和布线(place and routing) 时间模拟(timing simulation) 写入下载数据(download) ASIC开发步骤流程图 TOP—DOWN设计思想 自顶向下（TOP—DOWN）设计首先是从系统级开始入手。把系统分成若干基本单元模块，然后再把作为基本单元的这些模块分成下一层的子模块。 TOP—DOWN设计思想 采用TOP—DOWN层次结构化设计方法，