A第五章设备管理.pptVIP

安徽大学计算机科学与技术学院 计算机操作系统 杨为民 m0304abc@126.com 5.2 I/O控制方式 5.2.1 程序I/O方式 在程序I/O方式中，由于CPU的高速性和I/O设备的低速性，致使CPU的绝大部分时间都处于等待I/O设备完成数据I/O的循环测试中，造成对CPU的极大浪费。 在该方式中，CPU之所以要不断地测试I/O设备的状态，就是因为在CPU中无中断机构，使I/O设备无法向CPU报告它已完成了一个字符的输入操作。 5.2.2 中断驱动I/O控制方式 在I/O设备输入每个数据的过程中，由于无须CPU干预，因而可使CPU与I/O设备并行工作。仅当输完一个数据时，才需CPU花费极短的时间去做些中断处理。 可见，这样可使CPU和I/O设备都处于忙碌状态，从而提高了整个系统的资源利用率及吞吐量。 例如，从终端输入一个字符的时间约为100 ms，而将字符送入终端缓冲区的时间小于0.1 ms。若采用程序I/O方式，CPU约有 99.9 ms的时间处于忙—等待中。采用中断驱动方式后，CPU可利用这99.9 ms的时间去做其它事情，而仅用0.1 ms的时间来处理由控制器发来的中断请求。 可见，中断驱动方式可以成百倍地提高CPU的利用率。 5.2.3 直接存储器访问DMA I/O控制方式 1. DMA(Direct Memory Access)控制方式的引入 该方式的特点是： ① 数据传输的基本单位是数据块，即在CPU与I/O设备之间，每次传送至少一个数据块； ② 所传送的数据是从设备直接送入内存的，或者相反； ③ 仅在传送一个或多个数据块的开始和结束时，才需CPU干预，整块数据的传送是在控制器的控制下完成的。 可见，DMA方式较之中断驱动方式，又是成百倍地减少了CPU对I/O的干预，进一步提高了CPU与I/O设备的并行操作程度。 5.2.3 直接存储器访问DMA I/O控制方式 2. DMA控制器的组成 5.2.3 直接存储器访问DMA I/O控制方式 为了实现在主机与控制器之间成块数据的直接交换，必须在DMA控制器中设置如下四类寄存器： (1) 命令/状态寄存器CR。用于接收从CPU发来的I/O命令或有关控制信息，或设备的状态。 (2) 内存地址寄存器MAR。在输入时，它存放把数据从设备传送到内存的起始目标地址；在输出时，它存放由内存到设备的内存源地址。 (3) 数据寄存器DR。用于暂存从设备到内存，或从内存到设备的数据。 (4) 数据计数器DC。存放本次CPU要读或写的字(节)数。 5.2.3 直接存储器访问DMA I/O控制方式 3. DMA工作过程 5.2.4 I/O通道控制方式 1. I/O通道控制方式的引入 I/O通道方式是DMA方式的发展，它可进一步减少CPU的干预，即把对一个数据块的读(或写)为单位的干预，减少为对一组数据块的读(或写)及有关的控制和管理为单位的干预。 同时，又可实现CPU、通道和I/O设备三者的并行操作，从而更有效地提高整个系统的资源利用率。 例如，当CPU要完成一组相关的读(或写)操作及有关控制时，只需向I/O通道发送一条I/O指令，以给出其所要执行的通道程序的首址和要访问的I/O设备，通道接到该指令后，通过执行通道程序便可完成CPU指定的I/O任务。 5.2.4 I/O通道控制方式 2. 通道程序 (1)操作码。 (2)内存地址。 (3)计数。 (4)通道程序结束位P。 (5)记录结束标志R。 5.2.4 I/O通道控制方式 5.3 缓冲管理 5.3.1 缓冲的引入 (1)缓和CPU与I/O设备间速度不匹配的矛盾。 (2)减少对CPU的中断频率， 放宽对CPU中断响应时间的限制。 (3)提高CPU和I/O设备之间的并行性。 5.3.1 缓冲的引入 5.3.2 单缓冲和双缓冲 1.单缓冲(Single Buffer) 5.3.2 单缓冲和双缓冲 2.双缓冲(Double Buffer) 5.3.2 单缓冲和双缓冲 5.3.3 循环缓冲 1. 循环缓冲的组成: (1)多个缓冲区。在循环缓冲中包括多个缓冲区，其每个缓冲区的大小相同。作为输入的多缓冲区可分为三种类型： 用于装输入数据的空缓冲区R 已装满数据的缓冲区G 计算进程正在使用的现行工作缓冲区C (2) 多个指针。作为输入的缓冲区可设置三个指针： 用于指示计算进程下一个可用缓冲区G 的指针Nextg 指示输入进程下次可用的空缓冲区R的指针Nexti 用于指示计算进程正在使用的缓冲区C的指针Current。 5.3.3 循环缓冲 1. 循环缓冲的组成 5.3.3 循环缓冲 2. 循环缓冲区的使用 计算进程和输入进程可利用下述两个过程来使用循环缓冲区: (1) Getbuf过程:当计算进程要使用缓冲