第9章 集成电路模块级设计.pptVIP

集成电路设计技术与工具 第九章 集成电路模块级设计 内容提要 9.1 引言 9.2 数字逻辑电路模块级设计 9.3 模拟电路模块级设计 9.4 IP设计简介 9.5 本章小结 9.1 引 言 人工或半自动设计方法：设计效率低、设计周期长。 随着集成电路规模的不断扩大，基于晶体管级的电路仿真变得越来越困难，尤其是对于模拟集成电路而言，不仅电路的仿真过程变长而且仿真的收敛性也变差。 为了提高设计效率、缩短设计周期：集成电路模块级设计。 集成电路模块级设计空间含义： 首先将复杂的电路划分为若干模块， 各个设计小组按照统一的标准并行设计各自的模块， 然后分别完成各个模块的晶体管级电路仿真和版图验证， 最后在此基础上完成整个系统的集成。 其优点是：由多个设计小组协同完成一个复杂的设计，发挥了群体的作用，为实现更为优化的电路设计提供了条件。 9.1 引 言 集成电路模块级设计方法还有时间含义。 把一些基本的、常用的电路模块预先按一定的规则设计出来并经过工艺验证，供本人、本设计团队或其他设计团队在需要时调用。 其优点是：知识重用、成果共享、节省人力、节省时间和减少风险。 纵上所述，集成电路的模块应该具有这样的特征：功能相对独立、能够完成一种基本功能、具有可重用性。 集成电路的模块：数字电路（成熟）和模拟电路（不成熟）。 “自底向上”设计路线，模块设计过程：