verilogHDL概要.ppt

* * * * * 芯片厂商一般都提供集成化的开发系统。 Altera公司：QuartusⅡ、MaxplusⅡ系列 Xilinx公司：ISE Foundation、ISE Aillance系列 Lattice公司：ispEXPERT，ispLEVER系列 Actel公司：Libero、Designer系列 但是由于芯片厂商不是专业的EDA公司，这些公司的 主要业务是芯片，所以这些公司提供的设计输入，仿 真和综合软件功能比较差，这些公司为了提供更好的 集成化开发环境，常常采用第三方EDA公司的专业工 具。 按功能划分： 集成的 FPGA/CPLD开发工具 设计输入编辑器 逻辑综合器 仿真器 适配器（布局布线器） 下载器 集成的FPGA/CPLD开发工具 设计输入器 输入工具主要是帮助用户完成原理图和HDL文本的编辑和输入工作。好的输入工具能够支持多种输入方式，包括原理图、HDL文本、波形图、状态机、真值表等。 输入工具可以帮助用户提高输入效率，多数人习惯使用集成开发软件或者综合/仿真工具中自带的原理图和文本编辑器，也可以直接使用普通文本编辑器。 逻辑综合器（Synthesizer） 是将设计者在EDA平台上编辑输入的HDL文本，原理图或状态图描述，依据给定的硬件结构和约束控制条件进行编译、优化和转换，最终获得门级电路甚至更低层的电路描述网表文件的过程。 HDL综合器在把可综合的Verilog/VHDL语言转换成硬件电路网表时，一般要经过两个步骤。 (1)HDL综合器对Verilog/VHDL进行分析处理，并将其转换成相应的电路结构或模块。这时是不考虑实际器件的实现的，即完全与硬件无关。这个过程是一个通用电路原理图形成的过程。 (2)对实际实现的目标器件的结构进行优化，并使之满足各种约束条件，同时优化关键路径等。 常用的综合工具 仿真器（simulation tools） 按照对设计语言的不同处理方式： 编译型仿真器：仿真速度快，但需要预处理，不能及时修改。 解释型仿真器：仿真速度较慢，可以随时修改仿真环境和仿真条件。 按处理的硬件描述语言类型分，仿真器可分为： (1) VHDL仿真器。 (2) Verilog HDL仿真器。 (3) Mixed HDL仿真器(混合HDL仿真器，同时处理Verilog与VHDL)。 (4) 其他HDL仿真器(针对其他HDL语言的仿真)。 按仿真的电路描述级别的不同，仿真器可以单独或综合完成以下各仿真步骤： (1) 系统级仿真。 (2) 行为级仿真。 (3) RTL级仿真。 (4) 门级时序仿真。 按仿真时是否考虑硬件延时分类，可分为功能仿真和时序仿真。根据输入仿真文件的不同，可以由不同的仿真器完成，也可以由同一个仿真器完成。 适配器(布局布线器) 适配器的任务是完成目标系统在器件上的布局布线。适配，即结构综合。通常都由可编程逻辑器件的厂商提供的专门针对器件开发的软件来完成。这些软件可以单独或嵌入在厂商的针对自己产品的集成EDA开发环境中存在。 适配器 适配器最后输出的是各厂商自己定义的下载文件，以下载到器件中实现设计： 时序仿真文件；适配技术报告文件；面向第三方EDA工具的输出文件；用于FPGA/CPLD的编程下载文件。 下载器（编程器）的功能是把设计文件下载到对应的实际器件，实现硬件设计。软件部分一般都是由可编程逻辑器件的厂商提供的专门针对器件的下载或编程的软件来完成的。 1.5 EDA技术的发展趋势 1．高性能的EDA工具将得到进一步发展 超大规模集成电路的集成度和工艺水平不断提高。 市场对系统的集成度不断提出更高的要求。 高性能的EDA工具，其自动化和智能化程度不断提高，为嵌入式系统设计提供了功能强大的开发环境。 计算机硬件平台性能大幅度提高，为复杂的SoC设计提供了物理基础。 1.5 EDA技术的发展趋势 2．EDA技术将促使ASIC和FPGA逐步走向融合 3．EDA技术的应用领域将越来越广泛 * * * * * * * * * * * * * * * * * * * * 数字系统设计与Verilog HDL（第4版） 第1章 EDA技术概述 1.1 EDA技术及其发展 1.2 Top-down设计与IP核复用 1.3 数字设计的流程 1.4 常用的EDA软件工具 1.5 EDA技术的发展趋势 EDA（E