EDA技术与VHDL设计第2章重点分析.ppt

　　　　2.1 可编程逻辑器件概述2.1.1 从TTL到可编程逻辑　　按照数字电路逻辑设计的流程，要完成一个逻辑设计，需要以下几个步骤。　　(1) 根据逻辑功能建立真值表。真值表列出了逻辑的所有可能输入以及所有输入组合产生的相关输出。　　(2) 根据真值表建立逻辑函数表达式，并按照设计要求进行化简或者变化。当然，也可以采用卡诺图的形式来进行逻辑表达式的化简或者变化。 　　(3) 根据逻辑函数表达式，画出电路图，确定所需元件，如著名德州仪器的74系列。　　(4) 在面包板或者印制电路板上，用铜线连接分立元件，实现逻辑功能。 　　下面以设计一个四人表决器的简单例子来进一步说明数字电路逻辑设计的流程。　　第1步：确定输入、输出的逻辑变量，建立真值表。表决器的工作原理是半数同意即代表提案通过。假设输入变量A、B、C、D分别代表4个表决者，输出变量F代表表决结果，建立真值表如表2-1所示。 图2-1 四人表决器卡诺图 　　第2步：采用卡诺图进行逻辑函数表达式的化简。如图2-1所示，化简后的逻辑表达式F?=?AB+CD+BD+AD+BC+AC。　　如果要在硬件中直接实现这一功能，则需要6个两输入的与门和一个6输入的或门。但是，由于TTL不支持6输入的或门，所以需要级联更小的或门来完成电路，这样做的结果会增加延时和元件的数量。一般而言，可以通过变换逻辑函数表达式的形式来解决这个问题，如将其转换为与非-与非式　　　　　　　　? ，则可以使用74系列的标准元件来实现。本例可使用两片7400和一片7430完成。当然，还可以通过寄存器来建立同步输出，电路结构如图2-2所示，本例浪费了两个与非门和一个寄存器。 图2-2 四人表决器逻辑电路图 　　通过四人表决器的例子，可以来思考逻辑功能实现的共性。从设计流程中可以看出，任何一个组合逻辑函数都可以转换为“与-或”表达式的形式，即任何一个组合逻辑函数都可以由与门和或门组成的二级电路实现(虽然此电路不一定是最佳的，在该例中最后是采用与非-与非的表达式形式，采用与非门实现逻辑功能)。而任意一个时序逻辑电路可由组合逻辑电路加上存储元件构成，也就是任意一个数字电路系统都可以由与门-或门的二级电路结构加上存储元件来实现。那么，把这些与门、或门、存储器组合到一个器件中会怎样呢？假设从与门到或门、或门到存储器有固定的连接会怎样呢？这一系列的思考导致了可编程逻辑器件的产生。 　　简单说来，早期的可编程逻辑器件(PLD，Programmable Logic Devices)就是一个由与-或阵列构成的可编程结构，又称之为“乘积项”结构，其功能类似于利用ROM(Read Only Memory)来实现组合逻辑函数。 　　ROM从组成结构来看，由地址译码器、存储矩阵、输出缓冲器三个部分组成，如图2-3所示。其中，地址译码器能够将n条地址输入线翻译为2n条译码输出线，即字线，每一条字线对应一个n变量的最小项，所以，地址译码器可看做与阵列。存储矩阵用于存放信息，由存储单元排列而成。存储单元可以由二极管构成，也可以由双极性三极管或MOS管构成，每个存储单元存放1位二值信息。存储矩阵可以看做或阵列。这样，一片ROM就是一个与-或阵列的结构，能够实现任意组合逻辑函数。图2-4同样以四人表决器为例来说明如何采用ROM实现组合逻辑功能。 图2-3 ROM组成结构 图2-4 四人表决器ROM阵列图 　　同样地，PROM(Programmable?ROM)、EPROM(ultraviolet-Erasable?PROM)、EEPROM?(Electrically?Erasable?PROM)等也都可以用此种方式进行逻辑设计。但采用ROM器件作为可编程逻辑器件，具有较多的缺点，如速度过慢；仅有小部分存储空间被利用；由于不含有触发器，不易于时序逻辑电路的设计等。 　　随着半导体工艺的不断完善，集成电路技术的迅猛发展，可编程逻辑器件也在不断地发展中，其组成结构除了最初的乘积项结构外，还衍生出查找表的结构，具体的发展情况及结构将在后面进一步介绍。总之，可编程逻辑器件是指可通过软件手段更改、配置器件内部连接结构和逻辑单元，完成既定设计功能的数字集成电路。可编程逻辑器件如同一张白纸或是一堆积木，可以自由地设计任意一个数字系统。 2.1.2 逻辑元件和PLD内部结构电路的符号表示　　在讲解可编程逻辑器件的发展和基本结构前，有必要先了解逻辑元件的表示方式和PLD阵列内部电路的表示方式。　　在目前流行的EDA软件中，基本是采用ANSI/IEEE-1991标准的逻辑符号。此标准相比ANSI/IEEE-1984标准(目前流行于国内数字电路方面书籍中的所谓我国标准的逻辑符号基本是按照该标准设定的)更