基于FPGA的交通灯设计精要.docVIP

摘?要 ?本系统采用EDA实验箱设计交通灯控制器，模拟实现了红、绿、黄灯指挥交通的功能。它 直接采用FPGA/CPLD芯片开发，用Verilog HDL语言编程和QUARTUSⅡ?13.0设计。交通灯控制器设计，系统的阐述了用FPGA/CPLD芯片实现数字电路的设计过程，展示了FPGA/CPLD芯片的强大功能和非凡特性。本交通灯控制器适用东西和南北方向的车流量大致相同的路口，同时用数码管指示当前状（红、绿、黄灯）的剩余时间。基于FPGA的交通灯设计系统具有可靠性强、实时快速擦写、运算速度高、故障率低、电路简单,且体积小的特点。本毕业设计采用的是Altera公司CycloneII系列的EP1C3芯片作为核心最小系统，它可以方便嵌入到实际的交通灯应用系统中，可以完成简单的逻辑控制、数据采集、信号处理、数学计算等功能；使用QuartusII软件作为开发平台；采用自顶向下的设计思路对系统进行模块化设计和综合，并通过波形仿真和硬件实现两种方式实现并验证数字信号交通灯的功能。?? 关键字：FPGA??Verilog HDL语言 交通灯??倒计时?? 第一章 绪 论 近 20 年来，电子系统的设计方法都发生了深刻的变化。在以前，数字系统多才用搭 积木的方式设计的，即由一些固定的功能的器件加上一定的外围电路构成模块，由这些模块在进一步构成各种功能的电路。构成系统的“积木快”是固定的，用户只能根据需要从 标准器件中选出最合适的，并按照推荐的电路搭成系统。在设计几乎没有灵合性可言，设计一个系统所需的芯片种类数量越来越多。而 FPGA(现场可编程阵列)等 PLD 器件和 EDA 技术的出现改变了传统的设计思路， 使人们可以通过设计芯片来实现各种不同的功能电路。新的设计方法能够有设计者自己定义器件的内部逻辑合管脚，将原来有电路板设计完成的工作大部分放在芯片的设计中进行。这样就可以通过芯片设计实现各种数字逻辑功能，而且由于管脚定义的灵合性，大大地减轻了原理图和印制电路板设计的工作量和难度，还增加了设计的自由度，提搞了效率。同时减少了所用芯片的种类和数量， 缩小了体积， 降低了功耗， 提高了系统的可靠性。 基于 FPGA和 EDA 技术的优越性，科研人员致力于有关方面的研究，1985 年 Xilinx 推出自己的第一片 FPGA，到今天，FPGA 已经从最初的 1000 多个可用门发展到现在的百万门以上，工艺尺寸也达到了 0.15 微米的深亚微米级，金属布线层数也达到了 7 层以上。Atlera 先后推出了 MAX 7000、MAX 9000、FLEX 10K、ACEX 1K APEX 20k、APEX-E、Mercury Devices、StraixDevices、Cyclone 等器件系列，其集成度不断提高，可用门数已达到百万门以上。在器件中，除集成各种逻辑门和寄存器外，还植入了嵌入式系统块，可构成 RAM 、ROM 、FIFO或者 CAM 等储存器，也可以用作乘积项以实现一般的逻辑功能。 当前基于 EDA 技术的设计中，有两种基本的设计思路，一种是自上而下的设计思路，一种是自下而上的设计思路。Top-down 设计，即自上而下的设计，这种设计方法首先从系统设计入手，在顶层进行功能框图的划分和结构设计，在功能级别进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述，然后用综合工具将设计转化为具体门电路网表，其对应的物理实现可以是 PLD 器件或专用集成电路(ASIC)。由于设计的主要仿真和调试是在高层次上完成的，这不仅有利于早期发现结构设计错误，避免设计工作的浪费，而且也减少了逻辑功能仿真的工作量，提高了设计的一次成功的效率。在 Top-down 设计中，将设计分成系统级、功能级、门级、开关级等几个不同的层次，按照自上而下的顺序，在不同的层次上，对系统进行设计和仿真。Bottom-up 设计，即自下而上的设计，这是一种传统的设计思路。当前 Top-down 设计更为人们所接受，也为更多的 EDA 工具所支持，以为该设计思想更符合人们的逻辑思维的习惯，也容易使设计者对复杂的系统进行合理的划分与不断的优化。 在该设计中采用了可编程逻辑器件（FPGA）和硬件描述语言(Verilog HDL)，改变了传统的设计思路，设计者可以通过芯片设计来实现各种不同的功能。设计人员使用相应的仿真软件就可以在短的时间内完成电路的输入、编译、优化、仿真直到最后的芯片制作。对于 FPGA 用户可以反复的编程、擦除、使用，或者在外围电路不变的情况下，用不同的软件就可实现不同的功能。 譬如， 如已经用该方法设计完成的交通灯由于用在不同的路口，对时间设置有不同的要求（或某一路口交通灯的时间设置需要改变）时，并不需要改变外围硬件电路，只要修改软件的时间预置数即可。 第二章 Ve