网站大量收购闲置独家精品文档,联系QQ:2885784924

第三组合逻辑电路精要.ppt

  1. 1、本文档共103页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
设计项目:五人表决器 设计一个五人表决电路。每人一个开关,当开关按下时表示同意,不按下时表示反对。有三人或三人以上同意时表决通过,否则表决不通过。表决结果用红、绿两个发光二极管显示。表决通过时绿色灯亮,不通过时红灯亮。 用三种不同的方法实现: (1)用普通门电路实现; (2)用译码器实现; (3)用数据选择器实现。 作业(下周交) P227 3.17 3.18 补充作业 则 方法二:图形法 AB CD 00 01 11 10 00 01 11 10 0 0 1 1 1 1 1 0 0 1 1 1 1 1 0 0 令 A2 = A A1= B A0= C 3. 5. 2 用二进制译码器实现组合逻辑函数 一、基本原理与步骤 1. 基本原理: 二进制译码器又叫变量译码器或最小项 译码器,它的输出端提供了其输入变量的 全部最小项。 任何一个函数都可以 写成最小项之和的形式 … 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 2. 基本步骤 (1) 选择集成二进制译码器 (2) 写函数的标准与非-与非式 (3) 确认变量和输入关系 [例 3.5.5]用集成译码器实现函数 (1) 三个输入变量,选 3 线 – 8 线译码器 74LS138 (2) 函数的标准与非-与非式 (4) 画连线图 [解] (4) 画连线图 (3) 确认变量和输入关系 令 则 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Z3 A B C 1 在输出端需增加一个与非门 3.6 只读存储器(ROM) 分类 掩模 ROM 可编程 ROM(PROM — Programmable ROM) 可擦除可编程 ROM(EPROM — Erasable PROM) 说明: 掩模 ROM PROM 生产过程中在掩模板控制下写入,内容固定, 不能更改 内容可由用户编好后写入,一经写入不能更改 紫外光擦除(约二十分钟) EPROM 存储数据可以更改,但改写麻烦,工作时只读 EEPROM 或 E2PROM 电擦除(几十毫秒) 3.6.1 ROM 的结构和工作原理 1. 基本结构 一、ROM 的结构示意图 地址输入 数据输出 — n 位地址 — b 位数据 A0 A1 An-1 D0 D1 Db-1 D0 D1 Db-1 A0 A1 An-1 2n×b ROM …… …… …… …… 最高位 最低位 2. 内部结构示意图 存储单元 数据输出 字 线 位线 地址译码器 ROM 存储容量 = 字线数 ? 位线数 = 2n ? b(位) 地 址 输 入 0单元 1单元 i 单元 2n-1单元 D0 D1 Db-1 A0 A1 An-1 W0 W1 Wi W2n-1 3. 逻辑结构示意图 (1) 中大规模集成电路中门电路的简化画法 连上且为硬连接,不能通过编程改变 编程连接,可以通过编程将其断开 断开 A B D C A B D Y A B C Y ≥1 与门 或门 ? A Y=A Y=A A Z=A Y=A A Y A 1 A 1 Y A 1 Y Z 缓冲器 同相输出 反相输出 互补输出 (2) 逻辑结构示意图 m0 A0 A1 An-1 m1 mi m2n-1 译码器 Z0 (D0) … … 或门 Z1 (D1) … … 或门 Zb-1 (Db-1) … … 或门 … … 2n个与门构成 n 位 二进制译码器 , 输 出2n 个最小项。 . . . n 个 输 入 变 量 b 个输出函数 或门阵列 与门阵列 W0 (m0) W2 (m2) D ?0 =W0+W2 =m0+m2 二、ROM 的基本工作原理 1. 电路组成 二极管或门 二极管与门 W0 (m0) +VCC 1 A1 1 1 A0 1 Vcc EN D3 EN D2 EN D1 EN D0 D3 ? D2 ? D1 ? D0 ? W0 (m0) W1 (m1) W2 (m2) W3 (m3) 与 门 阵 列 (译码器) 或 门 阵 列 (编码器) 位 线 字线 输出 缓冲 2. 工作原理 输出信号的逻辑表达式 1 A1 1 1 A0 1 Vcc EN D3 EN D2 EN D1 EN D0 D3 ? D2 ? D1 ? D0 ? W0 (m0) W1 (m1) W2 (m2) W3 (m3) 与 门 阵 列 (译码器) 或 门 阵 列

文档评论(0)

宝贝计划 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档