DAC波形发生器课程设计实验报告精要.docVIP

DAC的输出控制 班 级： 专 业： 姓 名：：第1章 ………………………………………………………………………2 1.1 设计思路…………………………………………………………………………………1.2 方案比较与选择……………………………………………………………………………………………………………………………………………….2. 2.1 主控制器电路……………………………………………………………………………2 2.2 数模转换电路……………………………………………………………………………3 第3章 系统软件设计…………………………………………………………………….. .6 3.1 系统整体流程………………………………………………………………………….. .6 3.2 数模转换程序………………………………………………………………………….. .6 第4章 系统调试…………………………………………………………………………… 8 4.1 proteus的调试……………………………………………………………………….......8 第5章 结论与总结…………………………………………………………………………11 5.1 结论………………………………………………………………………………….......11 （系统总体设计与完成做一个总结，是客观的，主要包括：设计思路，设计过程，测试结果及完善改进的方向。） 5.2 总结……………………………………………………………………………………...11 （这是一个主观的总结，谈谈自己收获和不足等方面的内容。） 第1章 1.1 设计思路1.2 方案比较与选择AD9854,它可以生成最高几十MHZ的波形。但是该方案也不能产生任意波形（例如梯形波），并且价格昂贵。 方案四：采用AT89C51单片机和DAC0832数模转换器生成波形，加上一个低通滤波器，生成的波形比较纯净。它的特点是可产生任意波形，频率容易调节，频率能达到设计的500HZ以上。性能高，在低频范围内稳定性好、操作方便、体积小、耗电少。 经比较，方案四既可满足课程设计的基本要求又能充分发挥其优势，电路简单，易控制，性价比高，所以采用该方案. 第2章 系统硬件设计 2.1 主控制器电路 89C52可编程并行接口芯片有三个输入输出端口，即A口、B口和C口，对应于引脚PA7～PA0、PB7～PB0和PC7～PC0。其内部还有一个控制寄存器，即控制口。通常A口、B口作为输入输出的数据端口。C口作为控制或状态信息的端口，它在方式字的控制下，可以分成4位的端口，每个端口包含一个4位锁存器。它们分别与端口A／B配合使用，可以用作控制信号输出或作为状态信号输入。 89C52可编程并行接口芯片工作方式说明: 方式0：基本输入／输出方式。适用于三个端口中的任何一个。每一个端口都可以用作输入或输出。输出可被锁存，输入不能锁存。 方式1：选通输入／输出方式。这时A口或B口的8位外设线用作输入或输出，C口的4条线中三条用作数据传输的联络信号和中断请求信号。方式2：双向总线方式。只有A口具备双向总线方式，8位外设线用作输入或输出，此时C口的5条线用作通讯联络信号和中断请求信号。 原理框图： 硬件设计 2.2 数模转换电路 由于单片机产生的是数字信号，要想得到所需要的波形，就要把数字信号转换成模拟信号，所以该文选用价格低廉、接口简单、转换控制容易并具有8位分辨率的数模转换器DAC0832。DAC0832主要由8位输入寄存器、8位DAC寄存器、8位D/A转换器以及输入控制电路四部分组成。但实际上，DAC0832输出的电量也不是真正能连续可调，而是以其绝对分辨率为单位增减，是准模拟量的输出。DAC0832是电流型输出，在应用时外接运放使之成为电压型输出。 1、DAC0832的引脚及功能： DAC0832是8分辨率的D/A转换集成芯片。与微处理器兼容。这个DA芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到广泛的应用。D/A转换器由8位输入锁存器、8位DAC寄存器、8位D/A转换电路及转换控制电路构成。 各引脚功能说明： D0～D7：8位数据输入线，TTL电平，有效时间应大于90ns(否则锁存器数据会出错)； ILE：数据锁存允许控制信号输入线，高电平有效； CS：片选信号输入线（选通数据锁存器），低电平有效； WR1：数据锁存器写选通输入线，负脉冲（脉宽应大于500ns）有效。由ILE、CS、WR1的逻辑组合产生LE1，当LE1为高电平时，数据锁存器状态随输入数据线变换，LE1的负跳变时将输入数据锁存； XFER：数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于500ns）有效