XilinxISE使用教程精要.ppt

实验三：全局时钟约束--输入全局时序约束 接受设置，点击“Next”按钮。 5 实验三：全局时钟约束--输入全局时序约束 在External setup time下输入7，然后点击“Finish”按 钮。 6 实验三：全局时钟约束--输入全局时序约束 鼠标双击区域，调用OFFSET OUT输入向导，完成 设置出现下面的界面。 7 实验三：全局时钟约束--输入全局时序约束 在Offset Out下输入7.5，然后点击“ok”按钮。 8 实验三：全局时钟约束--输入全局时序约束 时序约束编辑器内将出现所输入的约束条件。 9 实验三：全局时钟约束--输入引脚位置约束条件 在源文件窗口，选择顶层设 计文件loopback.vhd文件，然后 在处理子窗口中，选择 User Constraints，并展开该选 项，并用鼠标双击Floorplan IO- Pre-Synthesis,下面将出现规划约 束对话框。 1 实验三：全局时钟约束--输入引脚位置约束条件 按下图所示输入约束条件，保存，并退出PACE。 2 实验三：全局时钟约束--实现设计并分析时序 在源文件窗口，选择顶层设 计文件loopback.vhd文件，然后 在处理子窗口中，选择 Implement Design，并展开该选 项，选择Map，并展开Generate Post-Map Static Timing，并用鼠标 双击Analyze Post-Map Static Timing，下面将出现分析映射后 静态时序报告。 1 实验三：全局时钟约束--实现设计并分析时序 检查时序分析报告，并比较实际的时序条件，并退 出静态时序分析报告。 2 实验四：综合技巧的应用--实验目的 该实验将进一步的说明综合属性的高级设计技 巧，掌握这些技巧将改善调试和综合的结果。 该实验由下面的步骤组成： 1）完成设计 2）使用默认的设置进行综合 3）改变综合的选项 4）在RTL Viewer中观察综合的结果。 实验四：综合技巧的应用--实验原理 PicoBlaze uart_tx Instructions Address Instructions rx_data out_port[7:0] port_id[7:0] write_strobe D Q en 8’h01 8’h03 Interrupt_ack LEDs tx interrupt control Interrupt_event DCM clk Systemclock Designclock D Q en uart_rx rx data_present Buffer_full 0000000 Baud Count en_16_x_baud switches 0000000 rst 实验四：综合技巧的应用--完成设计 打开ISE10.1软件，然后在ISE主菜单下选择 File-Open Project, 定位到lab4文件夹，并打开工程文 件synth_lab.ise。 按照前面的步骤使用汇编器生成PROM 在DOS窗 口下，将路径定位到当前的目录下，然后输入命令： kcpsm3 program 按照前面的方法将生成的program.vhd文件加入 到工程中。 1 2 3 实验四：综合技巧的应用--使用默认设置完成综合和实现 按照前面的步骤，对设计进行综合，并分析下面的 问题。 综合完成后，按照下图打开综合报告。 4 实验四：综合技巧的应用--使用默认设置完成综合和实现 估计的时钟频率： 所消耗的FPGA的资源： 5 6 实验四：综合技巧的应用--使用默认设置完成综合和实现 关闭综合报告窗口。 选择View/Edit Placed Design(Floorplanner)，打开 布局规划器。 7 8 实验四：综合技巧的应用--使用默认设置完成综合和实现 观察设计层次(Hierarchy)和布局的设置，设计是平 坦的，用不同颜色表示的，然后关闭布局器。 9 实验四：综合技巧的应用--改变综合属性的设置 下面按照前面的步骤打开综合属性设置界面 (Synthesis Options)。 选择顶层设计文件，然后在处理子窗口中选择 Synthesize，并点击鼠标的右键，选择P