第3章DSPBuilder设计2分析.ppt

* 【MCU04完】 前一页 后一页 3.4 基于DSP Builder的FIR数字滤波器设计 : 3.4.1 FIR滤波器原理 FIR滤波器的系统函数可以记为： 最基本的FIR滤波器可用下式表示： 式中 x(n-i) 是输入采样序列，h(i) 是滤波器系数，L 是滤波器的阶数，y(n) 表示滤波器的输出序列。 * 一个典型的直接I型4阶FIR滤波器，其输出序列y(n)如下： * 3阶FIR滤波器结构 3.4.2 使用DSP Builder设计FIR滤波器 1．4阶常数系数FIR滤波器设计 * 4阶常数系数FIR滤波器设计 : * Chirp Signal模块：（Chirp Signal） 库：Simulink中Sources库 参数“Initial Frequency（Hz）”设为“0.1” 参数“Target time”设为“10” 参数“Frequency at target time（Hz）”设为“1” 参数“Interpret vectors parameters as 1-D”选中 Gain模块：（Gain） 库：Simulink中Math Operations库 参数“Gain”设为“127” 参数“Multiplication”设为“Element wise(K.*u)” Scope模块：（Scope） 库：simulink中sinks库 参数“Number of Axes”为“2” * 2、4阶FIR滤波器节设计 K+1阶直接I型FIR滤波器结构 4阶FIR滤波器节设计： * 直接I型4阶FIR滤波器节 * 直接I型4阶FIR滤波器节 Xin、hn0、hn1、hn2、hn3模块：（Altbus） 库：Altera DSP Builder中IO Bus库 参数“Bus Type”设为“signed Integer” 参数“Node Type”设为“Input port” 参数“number of bits”设为“9” yn模块：（Altbus） 库：Altera DSP Builder中IO Bus库 参数“Bus Type”设为“signed Integer” 参数“Node Type”设为“Output port” 参数“number of bits”设为“20” xn4模块：（Altbus） 库：Altera DSP Builder中IO Bus库 参数“Bus Type”设为“signed Integer” 参数“Node Type”设为“Output port” 参数“number of bits”设为“9” Parallel Adder Subtractor模块：（Parallel Adder Subtractor） 库：Altera DSP Builder中Arithmetic库 参数“Add(+)Sub(-)”设为“++++” 使用“Pipeline” 参数“Clock Phaese Selectioon”设为“1 Delay、Delay1、Delay2、Delay3模块：（Delay） 库：Altera DSP Builder中Storage库 参数“Depth”设为“1” 参数“Clock Phase Selection”设为“1” Product模块：（Product） 库：Altera DSP Builder中Arithemtic库 参数“Pipeline”设为“2” 参数“Clock Phase Selection”设为“1” 不选择“Use LPM” 3、16阶FIR滤波器模型设计 * * * xin模块：（Altbus） 库：Altera DSP Builder中IO Bus库 参数“Bus Type”设为“signed Integer” 参数“Node Type”设为“Input port” 参数“number of bits”设为“9” yout模块：（Altbus） 库：Altera DSP Builder中IO Bus库 参数“Bus Type”设为“signed Integer” 参数“Node Type”设为“Output port” 参数“number of bits”设为“20” x16模块：（Altbus） 库：Altera DSP Builder中IO Bus库 参数“Bus Type”设为“signed Integer” 参数“Node Type”设为“Output port” 参数“number of bits”设为“9” Parallel Adder Subtractor模块：（Parallel Adder Subtractor） 库：Altera DSP Builder中Arithmetic库