数字逻辑设计考试样题.docVIP

课程名称：数字逻辑设计 考试样题 （180分钟，150分） 填空题（共20分） 1、数制转换：(153.5)10 = ( )2 = ( )8421BCD。 (2E6.8)16 = ( )10。 2、利用反演规则，写出逻辑函数Y=BC+AB的反函数： （ ）（无需化简）。 3、某电视机水平-垂直扫描发生器需要一个分频器将36000Hz的脉冲转换为60Hz的脉冲，欲构成此分频器至少需要一个（ ）进制计数器。 4、( )。? 5、由于触发器有（ ）个稳态，它可存储（ ）位二进制数码． 6、输出高电平有效的七段显示译码器，用于驱动共（ ）极LED，共阴极七段数码管的共同端应接（ ）。 7、化简（ ）；（ ）。 8、三态门的三种输出状态分别为 高电平、（ ）和（ ）。 9、存储容量为1G*16 bit的FLASH ROM，其地址线为（ ）条、数据线为 （ ）条，如需扩展成4G*16，需要（ ）片这样的存储器。 10、某D/A转换器输出满刻度值是1V，要求电压分辨率为1mV，则该转换器至少是（ ）位的D/A转换器。 A/D转换器输出的二进制代码位数越多，则其量化误差越（ ），转换精度越（ ）。 选择题（共20分） 1、对于逻辑函数变量的任意一组取值，两个最小项mi和mj（i≠j）之积为（ ）。 ??A. 0 ??B. 1 ??C.高阻 ??D. 不确定 2、一个八位D/A转换器的最小电压增量为0.01V当输入代码，输出电压为V。 A、1.28 B、1.54 C、1.45 D、1.56 B. C. D. 4、指出下列电路中能够把串行数据变成并行数据的电路应该是。 A、JK触发器 B、3/8线译码器C、移位寄存器 D、十进制计数器 设计一个四位二进制码的奇偶器（采用偶检验码），需要个异或门。 A．2B. 3 C. 4 D. 5 6、时序逻辑电路一般由组合而成。 A、 B、触发器C、器 D、器 8、如图所示集成计数器电路 Rd为异步（直接）清零端，则图示电路为（ ）计数器。 A、5进制 B、6进制 C、7进制 D、8进制 9、TTL 集成电路 74LS138 是３/８线译码器，译码输出为低电平有效，若输入为A2 A1 A0 = 110 时，译码输出0 –Y7的状态为。 B C D 10、属于组合逻辑电路的部件是。 A、编码器 B、寄存器 C、触发器 D、计数器 （2） F2(A,B,C,D) = (m ( 2,3,6,8,11,15 )+ (d ( 0,4,7,10 ) 简答题（共20分） 完成以下简易频率计框图，并简单介绍其工作原理。 简述组合逻辑电路和时序逻辑电路的概念和区别，并各举一例。 分析题（共30分） 1. 试分析如图所示的组合逻辑电路。 （电路1和电路2二选一） （1）写出输出逻辑表达式； （2）化为最简与或式； （3）列出真值表； （4）说明逻辑功能。 2. 试分析如图所示时序逻辑电路： 1）写出状态方程； 2）写出状态转换真值表或状态表； 3）画出状态转换图 4）指出电路的逻辑功能。 设计题（共30分） 用数据选择器74151设计一个组合逻辑电路，实现以下功能：当时，输出；当时，输出；当时，输出；当时，输出任意。写出逻辑表达式并画出连线图。74151如图所示，E为输入使能端低电平有效。 2. 用如图所示的集成芯片74LS161组成十二进制计数器，画出状态转换图。 (74161是4位2进制计数器，其中CR是低电平有效的异步置0端，CEP和CET是高电平有效的使能端，PE是低电平有效的异步置数端，TC是计数进位输出。) 综合题（20分） 请根据给出单元电路和元件设计一个电路，使8个彩灯依次循环点亮，要求