数字电路与逻辑设计第六章(A)分析报告.ppt

第六章　中规模时序集成电路及应用 中规模集成计数器 6.1 中规模异步计数器 74LS90 74LS90 74LS90 74LS90 74LS90 6.2 中规模同步计数器 加减控制方式 2、预置功能 3、复位功能 4、进位、借位功能 5、计数控制 1、74LS161—4位同步二进制计数器 器件内部逻辑关系的分析 74LS161的功能表 十进制计数器74LS160 2、74LS192—可预置十进制可逆计数器 74LS192的功能表 3、74LS169 —可预置4位二进制可逆计数器 74LS169的功能表 74LS169 74LS169的波形图 6.3 中规模计数器的应用 （1）复位法 异步复位 例6.3.1 例6.3.1解法二 例6.3.2 同步复位 同步复位法举例 2、预置法 2、预置法 预置法举例一 预置法举例二 预置法举例三 预置法举例四 预置法举例五 例6.3.3 预置法实现例6.3.3 例6.3.4 6.3.2 中规模计数器的级联 异步计数器异步级联 异步计数器异步级联仿真波形 同步计数器异步级联 同步计数器异步级联仿真波形 异步级联 同步级联 仿 真 级联后计数器模值的改变方法 例6.3.5 例6.3.5的仿真波形 例6.3.6 例6.3.6的仿真波形 6.3.3 计数器用于逻辑设计 例6.3.7的仿真波形 例6.3.8 例6.3.8 例6.3.8 例6.3.8 例6.3.8 例6.3.8的完整逻辑图 例6.3.8 例6.3.8 例6.3.8 2、 计数器用于序列信号发生器 例6.3.9 例6.3.9的仿真波形 同步复位法构成六进制计数器。 无毛刺 同步置零 保持(C=0) 保持 保持(C=0) 同步预置 加计数 ? 1 1 1 0 1 ? 0 1 0 ? 1 ? 1 0 0 ? 1 0 1 1 1 1 1 ↑ ? ? ? ↑ ↑ 功 能 LDN ENT ENP CLRN CLK 十进制计数器74162的功能表 注意位序 1010 从某个预置状态开始计数，到达满足模值为M的终止状态时，产生预置控制信号，并加到预置控制端LOAD进行预置并重复以上过程，实现模值M的计数。 实际中经常选用计数达到最大模值的状态为终止状态，因为这时会产生一个进位信号。可以利用这个进位信号（低电平有效）作为预置控制信号LOAD，而不需要外加逻辑门。此时计数器工作过程为：预置→计数→预置→计数… …。 将进位（加计数）或借位（减计数）输出（低电平有效）接到预置控制端LOAD。 预置值的设定：假设计数器本身可以达到的最大计数值为N，所要求实现的计数器的模值为M，则预置值为： 异步预置 加计数 预置值=N-M-1 减计数 预置值=M 同步预置 加计数 预置值=N-M 减计数 预置值=M-1 N-M-1 N-M N-1（N-M-1） M M-1 0（M） N-M N-M+1 N-1 M-1 M-2 0 波形有毛刺 波形无毛刺 预置值=N-M=16-6=10 例：用74LS169构成M=6的计数器 解：N=16 同步预置加计数 1010 10 11 15 12 13 14 ‘1’ ‘1’ CP 无毛刺 Q3 Q2 Q1 Q0 例：用74LS169构成M=6的计数器 解：N=16 同步预置减计数 5 4 3 2 1 0 ‘1’ CP 预置值=M-1=5 0101 Q3 Q2 Q1 Q0 例：用74LS192构成M=6的计数器 解：N=10 异步预置加计数 3 4 8 5 6 7 CP ‘1’ 9（3） 毛刺 预置值=N-M-1=10-6-1=3 0011 ‘1’ Q3 Q2 Q1 Q0 例：用74LS192构成M=6的计数器 解：N=10 异步预置减计数 6 5 1 4 3 2 CP ‘1’ 0（6） 预置值=M=6 0110 ‘1’ Q3 Q2 Q1 Q0 毛刺 例：用74LS169构成8421码十进制计数器 解：N=16 同步预置加计数 0 1 5 2 3 4 ‘1’ CP 6 7 8 9 1001 必须外加逻辑 门。 如何用74LS169构成1→10的十进制加计数器？ Q3 Q2 Q1 Q0 预置值=0 0000 利用同步十进制计数器74LS160构成模值M＝6的计数器。 0 1 2 6 (0) 74160兼有异步复位和同步预置功能，复位法和预置法均可采用。 0110 1 1 CP 000 001 010 011 100 101 毛刺 复位法 9 0 1 4 同步预置，预置值选为9。 0100 1 1 CP 注意位序 注意位序 CP 用74LS169计数器实现10