数字电路与逻辑设计第五章(A)分析报告.ppt

第五章 时序逻辑电路 同步时序电路的结构框图 串行加法器 同步时序电路的状态表 5.2 同步时序逻辑电路分析 5.2.1 常用时序电路简介 寄存器与锁存器 二、移位寄存器 三、计数器 计数器的分类 计数器的分类 计数器的分类 计数器的分类 5.2.2 同步时序逻辑电路分析方法 5.2.3 一般同步时序电路分析举例 状态转移表 例5.2.2的状态转移表 状态转移表的另一种形式 状态转移图 状态转移图的另一种形式 时序图 同步二进制计数器的组成规律 例5.2.1 例5.2.1的状态转换表 例5.2.1的状态转换图 例5.2.3 例5.2.3 自启动 例5.2.3的波形图 5.2.4 移位寄存器及其应用电路的分析 1、移位寄存器的构成 移位寄存器的电压波形 寄存器的工作方式 移位寄存器的移位方式 移位寄存器的移位方式 用JK触发器组成的4位移位寄存器 移位寄存器型计数器 2、环形计数器 M=K 1、环形计数器 3、扭环形计数器 能自启动的4位扭环形计数器 扭环形计数器自启动的另一种方法 扭环形计数器的译码电路 扭环形计数器的译码电路 环型计数器与扭环型计数器 脉冲分配器 脉冲分配器 扭环型计数器构成的脉冲分配器 扭环型计数器构成的脉冲分配器 4、序列信号发生器 例5.2.4 直接写序列信号的方法 序列信号发生器和移存型计数器 5.3 常用时序电路的设计 5.3.1 常用时序电路的设计步骤 5.3.1 常用时序电路的设计步骤 5.3.2 同步计数器的设计 例5.3.1 求状态方程 求状态方程 求触发器激励方程 检查自启动 画逻辑电路图 仿 真 例5.3.2 求状态方程 求触发器激励方程 检查自启动 修改设计 再检查自启动 画逻辑图 仿 真 举例 用JK触发器设计一个5进制同步计数器，要求状态转移关系为：001→010 →101 →110 →011 求状态方程 求触发器激励方程 检查自启动 修改设计 再检查自启动 画逻辑图 仿真 5.3.3 序列信号发生器设计 1、计数器型序列信号发生器 设计方法 例5.3.3 例5.3.3 举例 确定模值M和触发器数K 设计计数器 举例（续） 检查自启动 画逻辑电路图 仿真 2. 移存型序列信号发生器 例5.3.4 设计一个序列信号发生器，输出序列为1010010100……。 求反馈函数D0 检查自启动 画逻辑图 仿真 计数型与移存型序列信号发生器的比较 （1）计数型序列信号发生器中的计数器的输出可以供给几个组合电路，产生几种长度相同（计数周期可以被序列长度整除时，序列循环长度也可以短于计数周期）但序列内容不同的序列信号。 （2）计数型序列信号发生器所用的触发器比移存型的少。 （3）计数型序列信号发生器的结构一般都比移存型序列信号发生器要复杂一些，设计过程也比较复杂。 5.3.4 M序列发生器 M序列—伪随机信号—最长线性序列—伪随机码 M序列：在一个周期内，0和1的数目接近相等，并且有各种长度的0或1的信号组合。看起来就象是0或1随机出现的信号序列，而实际上是一个固定的已知序列。 M序列的用途：测试信道、误码仪/传输特性测试仪、扰码器/解扰器 M序列发生器：产生M序列的电路 M序列发生器实际上是一种移存型序列信号发生器 M序列发生器的特点 M序列发生器举例 M序列发生器的设计 M序列发生器的自启动 M序列发生器 M序列的缩短 M序列的缩短—方法一 M序列的缩短—方法一 M序列的缩短—方法一 M序列的缩短—方法一 M序列的缩短—方法二 M序列的缩短—方法二 M序列的缩短—方法二 M序列的缩短—方法二 作全状态图 能自启动 设计符合要求 1 0 1 0 0 1 0 1 0 0 仿真波形 每个触发器都输出相同的序列 1 0 1 0 0 1 0 1 0 0 M序列的长度M=2K-1（ K是移存器的位数）。 反馈电路是某些触发器输出的异或加上校正项，校正项是先将k个触发器的输出 “或非”，再将这个或非结果和原来的反馈输出再次进行“异或”运算： M序列一定包含一组K个相连的1信号，一组K-1个相连的0信号以及一些其他组合的1或0信号。 M序列发生器的设计已经定型化，一般只需查表即可。 1 1 1 1 0 1 0 1 1 0 0 1 0 0 0 M=15 每个触发器都输出相同的序列 2097151 21 32767 15 4095 12 2047 11 1023 10 511 9 255 8 127 7 63 6 31 5 15 4 7 3 反馈函数 M=2k-1 k M=15 不能自启动 当各级触发器输出都为0时，不能回到正常的序列。 为了能自启动，应加上一个校正项。 移存器可以用D触发器也可以用JK触发器构成。 当反馈