数字集成电路设计CHAPTER2分析报告.ppt

* Design Rule Checker poly_not_fet to all_diff minimum spacing = 0.14 um. * 棍棒图 1 3 In Out V DD GND Stick diagram of inverter Dimensionless layout entities Only topology is important Final layout generated by  “compaction” program * Packaging * 封装要求 电气要求: 低寄生参数 机械特性: 可靠性和牢固性 热特性: 良好的散热率 经济型: 低成本 * 压焊技术 P39-图2.11 压焊块 接线座 * 载带自动压焊 P40-图2.12 * 倒装焊 * 封装衬底至印刷板 * Package Types * Package Parameters * Multi-Chip Modules EE141 * * * oxidation optical mask process step photoresist coating photoresist removal (ashing) spin, rinse, dry acid etch photoresist stepper exposure development Typical operations in a single photolithographic cycle (from [Fullman]). Photo-Lithographic Process * 旋转、清洗和干燥 采用一种特殊的工具用去离子水来清洗硅片，再用氮气将其干燥。现代半导体器件的微小尺寸意味着即使是最微小的灰尘颗粒或污染物也会破坏电路。为防止这一点，工艺过程是在超净室中完成：1～10/立方英尺，且尽量采用自动运送和机器人。 * oxidation optical mask process step photoresist coating photoresist removal (ashing) spin, rinse, dry acid etch photoresist stepper exposure development Typical operations in a single photolithographic cycle (from [Fullman]). Photo-Lithographic Process * Creation of doped silicon patterns(掺杂硅区) 砷离子 * oxidation optical mask process step photoresist coating photoresist removal (ashing) spin, rinse, dry acid etch photoresist stepper exposure development Typical operations in a single photolithographic cycle (from [Fullman]). Photo-Lithographic Process * 光刻是所有四个工艺中最关键的。光刻确定了器件的关键尺寸，过程中错误造成图形歪曲或套准不好最终会转化为对器件的电特性的影响，图形的错位也会导致类似的不良后果； 光刻的另一个问题是缺陷。主要是由于制造过程中污染物造成的，由于工艺层要5～20层，所以污染会更大； 成像系统的线宽限制。投射到光刻胶表面的掩膜影像会由于光的衍射而不具有锐边，即具有波长λ的光波不能精确地成像比λ值小得多的特征尺寸 * 三、掺杂 将特定量的杂质通过薄膜开口进入晶圆表面层的工艺过程 热扩散 离子注入 热扩散：在1000℃左右的高温下发生的化学反应。气态 下的掺杂原子通过扩散化学反应迁移到暴露的晶圆表面， 形成一层薄膜。芯片应用中，热扩散也叫固态扩散。 离子注入：是一个物理反应过程，晶圆被放在离子注入 机的一端，掺杂离子源被放在另一端，在离子源一端， 掺杂体原子离子化后，被电场加到超高速，穿过晶圆表 层，在表层上建立兜形区，电路中晶体管、二极管、电 容器都靠它来工作。 * 离子注入示意图 100~200keV 离子源 离子加速 质量分析器 离子束 * 离子阻挡 库仑散射 * * 四、热处理 简单地将晶圆加热和冷却来达到特定结果的过程，其中没有增加或减少任何物质，另外会有一些污染物和水汽从晶圆表面蒸发。 离子注入后，会有一步热处理，掺杂原子的注入所造成的 晶圆损伤会被热处理