数字电子技术实验分析报告.ppt

第五次实验 集成计数器及其应用 24进制参考电路 60进制参考电路 讨论 1、用74LS290实现12归1 74LS290实现12归1电路 2、用74LS163实现12归1 2、用74LS163实现12归1 2、用74LS163实现12归1 2、用74LS163实现12归1 2、用74LS163实现12归1 2、用74LS163实现12归1 2、用74LS163实现12归1 2、用74LS163实现12归1 3、用74LS161实现12归1 第六次 综合设计实验预习 1．交通灯控制电路 2．电梯自动控制电路 综合实验报告要求 综合实验报告要求 电路设计: 24进制 * * 任务：用74LS290设计60进制；74LS160设计24进制 计数、译码、显示电路 选用器件:74LS290（2-5-10计数器） 74LS160（10进制计数器） 74LS47（七段译码器/驱动器） 用七输入端显示器 时间安排：第九周 自动化06－3、4班 周二 5.6节 203机房 自动化06－1、2班 周三 7.8节 203机房 电 科06－1、2班 周五 5.6节 203机房 信息06－1、2 、3班 周一 9.10节 103机房 QD2QC2QB2QA2 QD1QC1QB1QA1  =0 0 1 0 0 1 0 0 QD2QC2QB2QA2 QD1QC1QB1QA1  =0 1 0 1 1 0 0 1 1001 0101 60进制 1001 0101 12归1计数器设计 要求：用2位十进制数BCD码表示计数状态。 计数状态： 十位 个位 0000 0001 0000 0010 0000 0011 0000 0100 0000 0101 0000 0110 0000 0111 0000 1000 0000 1001 0001 0000 0001 0001 0001 0010 十位 个位 0 0001 0 0010 0 0011 0 0100 0 0101 0 0110 0 0111 0 1000 0 1001 1 0000 1 0001 1 0010 或者 译码电路 74LS48×2 12归1 计数器 十进制计数便于译码显示输出。 290：2－5－10异步计数器 异步清0，异步置数。 Q3 Q2 Q1 Q0 CP2 CP1 RO1RO2 SO1SO2 二进制 五进制 组成十进制 也可组成十进制 Q3 Q2 Q1 Q0 CP2 CP1 RO1RO2 SO1SO2 二进制 五进制 290（1） 290（2） 1→0 CP入 CP1 Q0 二进制 CP2 Q3 Q2 Q1 五进制 CP1 Q0 二进制 ③当Q21Q18Q14Q12Q11 =1 0011时, (2)片清0 、(1)片保持不变，仍为1, 结果使 Q21Q18Q14Q12Q11 =0 0001，实现12归1的计数。 ②当Q18Q14Q12Q11 组由1001 → 0000时,产生十位的计数脉冲,Q21由0→1。 ①由Q21和Q18Q14Q12Q11 组成十位和个位。上电后全为0。 12归1电路分析: Q18 Q14 Q12 Q11 个位 组成个位 组成十位 & Q21 十位 74LS163: 16进制计数器，同步清零，同步置数； ET＝EP＝1时计数。 74LS163功能表 CP Cr LD ET EP Q3Q2Q1Q0 ↑ 0 1 × × 0 ↑ 1 0 × × 置数 ↑ 1 1 1 1 计数 0 × × × × 保持 QC=ET Q3 Q2 Q1 Q0 原理： ⒈ 由两片74LS163分别组成个位和十位的同步计数电路。 Q13 Q12 Q11 Q10 Q23 Q22 Q21 Q20 个位 十位 cp 原理： 1 1 0 0 1 ⒉ 个位ET1＝EP1＝1进行十进