时序逻辑电路的分析和设计教学课程.pptVIP

7.2 基于触发器时序电路的分析 时序逻辑电路中的基本单元是触发器。基于触发器时序逻辑电路的分析是时序逻辑电路分析的基础。 7.3基于触发器时序电路的设计 7.5 移位寄存器 7.5.1 移位寄存器 2. 四位双向移位寄存器74194 7.5.2 移位寄存器的应用 2. 扭环形计数器 7.6 基于MSI时序逻辑电路的分析 7.6.1 分析步骤 7.6.2 分析举例 7.6.1 分析步骤 7.6.2分析举例 [例7.6.1] 分析图7.6.2所示电路的逻辑功能。设输出逻辑变量R、Y、G分别为红、黄和绿灯的控制信号，时钟脉冲CP的周期为10s。 7.7 基于MSI时序逻辑电路的设计 时序逻辑电路功能块设计流程的各步骤与第4章组合逻辑电路功能块设计流程基本相同，不过可以使用的功能块既有组合逻辑功能块，也有时序逻辑功能块 [例7.7.1] 试用计数器和译码器设计一个能产生图7.7.1所示的脉冲顺序分配器。 图7.6.3 例7.6.2电路图和CR波形图 [解] ⑴ 将电路按功能划分成3个功能块电路，Ⅰ是比较器；II是门级组合电路；Ⅲ是双向计数器。 ⑵ 分析各功能块电路的逻辑功能 ① 电路Ⅰ是4位二进制比较器。 ② 电路II是时钟输入控制电路。 ③ 双时钟双向计数器74193可以进行可逆计数。 ⑶ 分析逻辑电路的总体逻辑功能 电路工作原理如下：设在CR作用下，计数器起始状态为0000。 在每一个CP脉冲到来时，若YAB = 0，计数器加1；若DA DB ，则YAB = 1，计数器减1，若DA =DB，则YA=B = 1，时钟信号被封锁，计数器处于保持状态。 分析结果：该电路是数字误差检测电路。 例7.6.3 分析图7.63.4所示电路框图的逻辑功能。并画出CP、fx、Q、fc和Rd波形图。已知时钟脉冲的频率fcp为1Hz，fx是待测脉冲的频率。 图7.6.4 例7.6.3图 计 数 电 路 CP J K 延时电路 译 码 电 路 1 fx fc Rd Ⅳ Ⅲ Ⅴ Ⅰ Ⅱ Q 4 4 4 4 7 7 7 7 (1)该电路已经是功能框图。 (2)分析各逻辑框的功能 。 (3)分析总体逻辑功能 分析结果：电路为简易频率计电路。各点的工作波形如图7.6.5所示。 CP fX fC 图7.6.5 图7.6.3工作波形图 1S t1 Q 7.7.1 时序脉冲发生电路 7.7.2 一般时序电路的设计 6. 求驱动方程 对比状态方程和特性方程可得 7. 画逻辑电路图 Y X 1J C1 1K 1J C1 1K Q0 CP Q1 1 1 7.3.3 异步时序电路的设计 [例7.3.3] 试设计异步3位二进制（8进制）加法计数器 [解] 根据设计要求，可列出态序表如表7.3.5所示。 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 2 3 4 5 6 7 Q2 Q1 Q0 CP 表7.3.5 例7.3.3的态序表 Q1 T C1 T C1 T C1 Q2 1 CP Q0 图7.3.9异步八进制加法计数器 (a) 电路图 CP Q0 Q1 Q2 图7.3.9异步八进制加法计数器 (b) 波形图 7.4集成计数 计数器的功能：计数、分频、定时等； 计数器的分类 按时钟脉冲的输入方式分类 按计数器输出码的规律分类 按计数容量 M分类 模2n计数器 非模2n计数器 加法计数器 减法计数器 可逆计数器 同步计数器 异步计数器 7.4.1 异步集成计数器 7.4.2 同步集成计数器 7.4.3 任意进制计数器的构成 7.4.1 异步集成计数器 74293是二-八-十六进制异步二进制加法计数器。它由四个T触发器串接而成，内部逻辑电路如图7.4.1(a)所示。 图7.4.1 异步二进制计数器74293逻辑电路图 (a) Q1 Q2 Q3 CP0 1 Q0 CP1 R01 R02 FF0 FF1 FF2 FF3 1T C1 RD 1T C1 RD 1T C1 RD 1T C1 RD 工作状态 R02 R01 CP1 CP0 X ↓ ↓ X X X X X ↓ ↓ 1 X 0 X 0 1 0 X 0 X 置零 FF0计数 FF0计数 FF1~FF3计数 FF1~FF3计数 表7.