8时序逻辑电路教学课程.pptVIP

第八章 时序逻辑电路 软件学院 侯刚 主要内容 8.1 触发器 8.2 时序逻辑电路 8.3 常用的时序逻辑电路 8.4 计数器 8.1 触发器 触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态；在不同的输入情况下，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。 触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T′触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。 8.1.1 基本的RS触发器 1、电路结构 8.1.1 基本的RS触发器 8.1.1 基本的RS触发器 8.1.1 基本的RS触发器 8.1.1 基本的RS触发器 8.1.1 基本的RS触发器 8.1.1 基本的RS触发器 8.1.1 基本的RS触发器 8.1.1 基本的RS触发器 8.1.1 基本的RS触发器 8.1.2 同步触发器 基本的RS触发器动作特点是当R、S端的置0信号或置1信号一出现，输出状态就可能随之发生变化。触发器的状态转换没有一个统一的节拍，这不仅使电路的抗干扰能力下降，也不便于多个触发器同步工作。 在实际使用中，经常要求触发器按一定的节拍翻转，为此，需要加入一个时钟控制端CP，只有在CP端出现时钟脉冲时，触发器的状态才能变化。 具有时钟脉冲控制的触发器称为时钟触发器，又称为同步触发器，因为触发器状态的改变与时钟脉冲同步。 8.1.2 同步触发器 1、同步RS触发器 8.1.2 同步触发器 8.1.2 同步触发器 8.1.2 同步触发器 2、同步D触发器 8.1.2 同步触发器 8.1.2 同步触发器 3、同步JK触发器 8.1.2 同步触发器 8.1.2 同步触发器 8.1.3 主从触发器 1、主从RS触发器 8.1.3 主从触发器 8.1.3 主从触发器 8.1.3 主从触发器 8.1.3 主从触发器 8.14 边沿触发器 1、边沿触发器的逻辑符号 8.14 边沿触发器 8.14 边沿触发器 8.14 边沿触发器 8.14 边沿触发器 8.14 边沿触发器 8.14 边沿触发器 8.14 边沿触发器 8.14 边沿触发器 8.2 时序逻辑电路 8.2 时序逻辑电路 8.2 时序逻辑电路 8.3 常用的时序逻辑电路 8.3 常用的时序逻辑电路 8.3 常用的时序逻辑电路 8.3 常用的时序逻辑电路 8.3 常用的时序逻辑电路 8.3 常用的时序逻辑电路 8.3 常用的时序逻辑电路 8.4 计数器 8.4 计数器 8.4 计数器 8.4 计数器 示例讲解：由D触发器组成的4位异步二进制加法计 数器。 8.4 计数器 8.4 计数器 8.4 计数器 8.4 计数器 8.4 计数器 8.4 计数器 8.4 计数器 8.4 计数器 8.4 计数器 8.4 计数器 8.4 计数器 3、用边沿触发器构成T触发器和T′触发器 在时钟CP作用下，具有保持和翻转功能的触发器，称为T触发器 若将J和K相连作为T输入端就构成了T触发器 将T代入JK触发器的特性方程中，便得到T触发器特性方程。 (CP下降沿到来有效) JK触发器构成T触发器 用D触发器也可构成T触发器 根据T触发器特性方程和D触发器 特性方程可得到 (CP上升沿到来有效) 当T=0时，在CP作用下，触发器的输出状态保持不变 当T=1时，每来一个时钟CP脉冲，触发器的输出状态翻转一次 T 触发器 在时钟脉冲作用下，只具有翻转功能的触发器称作T′触发器。 T触发器又称计数触发器。 将JK触发器的J和K相连并接高电平1，便构成了T触发器 T触发器是T=1时的特例，T触发器的特性方程： (CP下降沿到有效) T′触发器也可用D触发器转换成 特性程： (CP上升沿到来有效) T′触发器在时钟脉冲CP作用下，具有翻转功能。因此，它可用来组成分频电路。 一、概述 时序逻辑电路又称时序电路，它主要由存储电路和组合逻辑电路两部分组成。 根据电路状态转换情况的不同，时序逻辑电路分为: 同步时序逻辑电路：触发器的时钟输入端CP都连在一起。 异步时序逻辑电路：时钟脉冲只触发部分触发器，其余触发器则是由电路内信号触发的。 二、时序逻辑电路的分析方法 基本分析步骤如下: 1．写方程式：输出方程 、驱动方程 、状态方程 2．列状态转换真值表 3．逻辑功能的说明 4．画状态转换图和时序图 [例] 试分析电路的逻辑功能，并画出状态转换图和时序图。 一、寄存器和移位寄存器 1．数码寄存器 2．移位寄存器 单向移位寄存器 右移位寄存器； 右移寄存器的状态表 双向移位寄存器 3、集成4位双向移位寄存器及应用 CT74LS194