- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
4.1 双稳态触发器 3.全0不定 4. 特性方程 或非门RS触发器 例题1 例题 消除触点颤动 例题4.2-2 集成基本RS触发器 4.3 时钟触发器 3. 特性方程 例1 例2 同步RS触发器波形图 P99 具有直接置0 置1端的同步RS触发器 同步RS触发器空翻现象 4.3.2 主从触发器 2 主从JK触发器 3. 特性方程 例2 主从JK触发器波形图 P103 边沿JK触发器 例1 例4.2-6 4.3.3 边沿触发器 3)D触发器. 例 (2). 利用触发器内部传输延迟时间的边沿触发器(P107) 4.4 T触发器和T’触发器 T触发器和T’ 触发器转换 例4-6(P112) 触发器总结——怎么变?何时变? 第4章作业 1. T 触发器转换 2. T’ 触发器转换 CP Q2 D Q1 D Q1 Q1 1C 1D Q2 Q2 2C 2D CP R 怎么变?功能定: 基本RS:RS异同R;全1不变;全0不定 同步RS:RS异同S;全0不变;全1不定 JK: JK异同J;全1翻转;全0不变。 D: Q = D T: T=1翻转;T=0不变 T’: 翻转 何时变? 基本RS 直接、 同步RS CP=1期间变 主从 CP后沿变(1↓ 0) ; 主从JK CP=1期间第一次的变化;主从RS期间最后一次变化 边沿 ↓ CP后沿变,↑前沿变 符号认识,功能、变换时间,口诀,结构,有效电平 不定问题、时钟同步、空翻、一次变化、 电平触发、脉冲触发、边沿触发 结构复杂度、集成度、速度、功耗、 P112或非门的基本RS结构 .逻辑符号、 功能表 、特性方程 、激励表、状态转换图 4-4 4-5 4-7 4-8 4-11 4-14 4-15 有奖:表格总结归纳各种触发器的 符号,结构,功能、口诀,变换时间,。。。 * 掌握基本RS、钟控RS、JK、D、T、T′类型触发器的逻辑功能、触发方式。 了解基本、同步、主从、维持阻塞、边沿类型触发器的电路结构、工作原理。 双稳态触发器有两个能保持的稳定状态, 1)具有两个稳定状态——0状态和1状态,以表征存储的内容; 2)根据不同的输入信号可以置成0或1状态; 3)输入信号不变或撤去后,触发器的状态能长久地保存。 定义 Q=0、 =1的状态为0状态, Q=1、 =0的状态定义为1状态。 构成时序逻辑电路的基本数字部件是触发器, 逻辑功能、电路结构、动作特点和触发方式不同。 Q Q 4.2.1 双稳态触发器概述 1.双稳态触发器的特点 怎么变?何时变? 基本RS触发器 c. 原理分析 b.逻辑符号 次态Q 由现态Q 和现在的输入决定 n n+1 基本触发器的功能表 n+1 n S R Q Q 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 不定 0 0 1 不定 S R Q 0 1 1 1 0 0 1 1 Q 0 0 不定 n+1 n RS异同R;全1不变;全0不定 R→ 0;S→1. 高低有效电平 d. 功能描述 ● a b R S 反馈 Reset 清0端;Set 置1端 a. 结构 输入R=S=0 时 0 0 1 1 R S ① 输出全是1 (电气高电平,逻辑状态破坏Q=Q) 当R=S=0后,输入又同时变为1时,速度快的门输出变为0,另一个不翻转。 ② (随机确定,不能控制,避免使用) 1 1 1/1 1/ 0 R S 1 1 1/1 1 /0 S R S RQ Φ 1 0 01 00 Φ 1 1 1 11 10 n ) ( 0 0 ) , , ( 1 ≠ + = + = = + R S SR Q R S Q R S f Q n n n 不可以同时为0 约束条件 K K SR=1 从一状态到另一状态所需要信号 n+1 n Q Q S R 0 0 1 Φ 0 1 0 1 1 0 1 0 1 1 Φ
文档评论(0)