EDA数字时实验报告.docVIP

南 京 理 工 大 学 EDA设计（Ⅰ） 作 者: 杨博文 学 号： 1104480133 学院(系): 电子光电技术学院 专 业: 信息对抗技术 指导老师： 谭雪琴 实验日期：2013年11月25日 摘 要 本实验是利用QuartusII软件设计一个数字钟，并进行试验设计和仿真调试，实现了计时、保持、清零、校分、校时和整点报时等多项基本功能，并下载到SmartSOPC实验系统中进行调试和验证。此外还添加了显示星期，闹钟设定和秒表等附加功能，使得设计的数字钟的功能更加完善。 关键字：Quartus 数字钟 多功能 仿真 Abstract This experiment is to design a digital clock which is based on Quartus software and in which many basic functions like time-counting,time-holding,reset,minuting-correctin -g,hour-correcting and belling on the hour.And then validated the design on the experimental board.In additional functions like displaying and reseting the week,settin -g alarm and stopwatch make this digital clock a perfect one Key words: Quartus digital-clock multi-function simulate 目 录 设计要求…………………………………………………………………………4 工作原理…………………………………………………………………………5 各模块说明………………………………………………………………………5 分频模块……………………………………………………………………5 计时模块……………………………………………………………………8 动态显示模块………………………………………………………………10 校分与校时模块……………………………………………………………11 清零模块……………………………………………………………………11 保持模块……………………………………………………………………12 报时模块……………………………………………………………………12 扩展模块………………………………………………………………………13 星期模块……………………………………………………………………13 闹钟模块……………………………………………………………………13 秒表模块……………………………………………………………………17 总模块电路……………………………………………………………………18 调试、编程下载………………………………………………………………18 实验中出现问题及解决办法…………………………………………………18 实验收获与感受………………………………………………………………19 参考文献………………………………………………………………………20 设计要求 设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校分、快速校时和整点报时等基本功能。 具体要求如下： 能进行正常的时、分、秒计时功能。最大计时显示23小时59分59秒。 分别由六个数码管显示时分秒的计时。 K1是系统的使能开关。当K1=0时，时钟正常工作；当K1=1时，时钟保持不变。 K2是系统的清零开关。当K2=0时，时钟正常工作；当K2=1时，时钟的分、秒全清零。 在数字钟正常工作时可以对数字钟进行快速校时和校分。K3是系统的校分开关，当K3=0时，时钟正常工作，当K3=1时，时钟可以快速校分。K4是系统的校时开关，当K4=0时，时钟正常工作；当K4=1时，时钟可以快速校时。 时钟具有整点报时功能。当时钟计到59’51”时开始报时，在59’53”, 59’55”和59’57” 时报时频率为500Hz,59’59”时报时频率为1KHz。 设计提高部分要求： 星期显示：星期显示功能是在数字钟界面显示星期，到计时到24小时时，星期上显示的数据进一位。 闹表设定：通过开关切换显示至闹钟界面，利用闹钟校时和校分开关对闹钟时间进行设定，且不影响数字钟计时。当计时到闹钟设定时间蜂鸣器鸣叫。 秒表计时：通过开关切换显示至秒表界面，