通信原理设计性实验.docVIP

CMI 译码器设计 一、 预备知识 1. 预习 Altera 公司quartus 软件的使用方法。 2. 预习 FPGA 的基本编程技术。 3. 复习通信原理中关于 CMI 译码部分的知识。 二、 实验目的 掌握 FPGA 中实现CMI 译码的方法。 三、 实验仪器 计算机（带quartus II 开发环境） 一台 四、 实验原理 CMI 编码规则见如下表所示： 输入码字 编码结果 0 01 1 00/11 交替表示 CMI 译码关键是要检测出哪两个码元是一组。通过分析编码规则可知，只要检测到了下 降沿，后面的信号即可进行分组译码。CMI 码具有检错能力，这是因为1 码用00 或11 表示，而0 码用01 码表示，因而在CMI 码流中不存在10 码，且无00 与11 码组连续出现，这个特点可用于检测CMI 的部分错码。在CMI 解码端，存在两种状态，因而需进行同步。同步过程的设计可根据码字的状态进行：因为在输入码字中不存在10 码型，如果出现10 码，则必须调整同步状态。 五、 设计要求与方法 1. 设计要求 将 CMI 编码实验后的CMI 码译码。在程序中定义的端口是： 输入： CLK_DECODE ： CMI 译码时钟。 RST ： 复位信号，高电平有效。 CMI_IN ： CMI 信号输入。 输出： Y_O