重庆大学数字电路技术全集时序逻辑电路的与设计要点.ppt

7章作业 7.3 7.10 7.12 7.14 7.17 7.18 7.21 * 7.1时序逻辑电路的特点和分类 7.2 时序电路的分析方法 7.3 时序电路的设计方法 第7章 时序逻辑电路的分析与设计 组合逻辑电路在任一时刻的输出状态仅决定于该时刻各输入状态的组合，而与过去的输入状态无关。 时序逻辑电路在任一时刻的输出状态依赖于该时刻的输入状态和电路状态的组合。 本章介绍时序逻辑电路的的特点、分析方法和设计方法，第8章介绍典型的时序逻辑电路 。 掌 握: 时序电路的特点 时序逻辑电路的分析方法； 同步时序电路的设计方法。 了 解：时序电路的分类 异步计数器的设计方法。 教学基本要求 7.1.1 时序逻辑电路的结构与特点 7.1 时序逻辑电路的特点和分类 组合逻辑电路：完成逻辑运算或算术运算等操作，由门电路组成。 存储电路：记忆处理中间结果，由记忆元件组成。例如，触发器 或具有时间延时的器件 。 7.1.1 时序逻辑电路的结构与特点 输出方程 特性方程 驱动方程 时序电路的特点: ①时序电路由组合逻辑电路（逻辑门等器件）和存储电路（触发器等器件）组成，电路中至少有一条反馈通路。 ②时