030442005VLSI测试与可测性设计.docVIP

《VLSI测试与可测性设计》课程教学大纲 课程代码：030442005 课程英文名称：VLSI test and design for test 课程总学时：40 讲课：32 实验：8 上机：0 适用专业：电子科学与技术 大纲编写（修订）时间：2011.9 一、大纲使用说明 （一）课程的地位及教学目标 随着集成电路设计与加工技术的飞速发展，超大规模集成电路的测试已经成为一个越来越困难的问题，由于对生产良品率和产品售后质量的强调，以及VLSI设计复杂度的不断增长，要求早在设计过程中就要考虑测试问题，测试和可测性设计的理论与技术已经成为VLSI领域中的一个重要研究方向，在理论和时间方面都有十分突出的价 值。 通过本课程的学习，使学生对测试和可测性设计中的基本概念具有全面而透彻的理解，掌握测试和可测性设计中的基本方法，以及培养学生分析、解决实际的测试问题的能力，使学生很好的将理论和实践结合起来。 （二）知识、能力及技能方面的基本要求 本课程要求学生掌握VLSI测试与可测性设计的基本理论知识，并具有实际应用能力。掌握从权衡工程预算（芯片面积、目标工作频率、功耗等）、商业驱动、成本要素得失的角度来探讨处理概念应用的方法。学生应具备较强的理解能力，抽象思维能力，以及解决实际问题的能力。VLSI测试，与VLSI可测性设计这两部分关系密切，故采用穿插教学的方式，使学生更好的理解基本概念、原理以及其应用 （七）参考书目 《数字集成电路与嵌入式内核系统的测试设计》 Alfred L.Crouch著 何虎、马立伟等译 机械工业出版社 《数字系统测试与可测性设计》 Miron Abramovici等著 李华伟等译 机械工业出版社 《超大规模集成电路测试——数字、存储器和混合信号系统》 Michael L.Bushnell等著，蒋安平等译 电子工业出版社 《数字电子技术基础》（第五版），阎 石主编，高等教育出版社，2006年10月 二、中文摘要 本课程是电子科学与技术专业学生选修的一门实践性较强的主干技术基础课程。课程通过对逻辑与时序电路分析和设计内容的讲授，使学生掌握数字电路的基本知识、信号与数据逻辑处理的基本原理和基本方法，并具有相应的逻辑描述能力以及一定的电路设计能力。课程主要包括逻辑代数与逻辑运算、基本逻辑与时序器件、组合电路与时序电路的分析与设计等。本课程将为后续课程的学习以及相关课程设计、毕业设计等奠定重要的基础。 三、课程学时分配表 序号 教学内容 学时 讲课 实验 上机 1 测试与可测性设计的基础知识 8 0 0 1.1 课程概述 2 1.2 测试基本概念 1 1.3 故障概念与术语 2 1.4 单固定故障 2 1.5 可测性量度 1 2 自动测试图形生成 8 2 2.1 组合电路ATPG算法与表示 1 2.2 组合电路冗余识别与全局测试 1 2.3 重要的组合ATPG算法 1 2.4 单时钟同步电路的ATPG及时间帧展开法 2 2.5 基于模拟的时序电路ATPG 1 实验1：时序逻辑的自动测试生成 2 0 2 3 存储器测试 6 6 3.1 存储器缺陷及相关概念 2 3.2 存储器故障模型 2 3.3 存储器测试 2 4 数字电路DFT和扫描设计 4 4 0 4.1 扫描设计 2 4.2 部分扫描设计 1 4.3 扫描的变种 1 5 内建自测试 8 4 5.1 BIST的经济性 1 5.2 随机逻辑BIST 2 5.3 存储器BIST 1 实验2：存储器内建自测试 4 0 4 合计 40 32 8 四、教学内容及基本要求 第1部分 测试与可测性设计的基础知识 总学时(单位：学时):8 讲课:8 实验:0 上机:0 第1.1部分 课程概述（讲课2学时） 具体内容: 1) 明确本课程的内容、性质和任务； 2) 理解VLSI测试的主要过程和方法； 3) 理解可测性设计的基本方法； 4) 熟悉课程相关的参考资料及查找方式 重 点: VLSI测试的主要过程和方法、可测性设计的基本方法； 难 点: VLSI测试的主要过程和方法、可测性设计的基本方法； 第1.2部分 测试基本概念（讲课1学时） 具体内容: 1) 测试与验证的内容； 2) 测试类型； 3) ATE功能； 重 点: 测试与验证的内容、测试类型 难 点: 测试与验证的内容 习 题: 关于测试与可测性设计的基本概念path oriente