CMOS集成电路版图设计解说.ppt

§5-1 MOS管图形尺寸的设计 思考题 5.1.1 MOS管宽长比(W/L)的确定 1. NMOS逻辑门电路 5.1.1 MOS管宽长比(W/L)的确定 1. NMOS逻辑门电路（续） 5.1.1 MOS管宽长比(W/L)的确定 2. CMOS逻辑门电路 5.1.1 MOS管宽长比(W/L)的确定 2. CMOS逻辑门电路（续） 5.1.1 MOS管宽长比(W/L)的确定 3. 传输门电路 5.1.2 MOS管沟道长度(L)的确定 5.1.3 MOS管沟道宽度(W)的确定 5.1.4 MOS管源漏区尺寸的确定 §5-2 版图的布局布线 思考题 5.2.1 布局1.布局的基本原则 5.2.1 布局2.布局示例1 电子表芯片 5.2.1 布局2.布局示例2 存储器模块 5.2.2 布线1. 布线基本原则 5.2.2 布线2. 布线示例 5.2.3 优化设计 1. 源漏区面积优化 5.2.3 优化设计 2. 器件排序优化 5.2.3 优化设计 3. 宽沟器件的优化设计 5.2.3 优化设计 4. 复用单元的设计 §5-3 CMOS电路的抗闩锁设计 思考题 5.3.1 CMOS电路中的闩锁效应 5.3.2 抗闩锁设计的基本原则 5.3.3 内部电路的抗闩锁设计  版图示例1  版图示例2  版图示例3 5.3.4 芯片外围电路的抗闩锁设计 5.3.4 芯片外围电路的抗闩锁设计双环结构示意图 5.3.4 芯片外围电路的抗闩锁设计输出驱动单元局部版图示例 §5-4 MOS电路的抗静电设计 思考题 5.4.1 MOS电路抗静电设计的必要性 5.4.1 ESD模式分类 5.4.1 ESD模式分类 5.4.1 ESD模式分类 5.4.1 ESD模式分类 5.4.1 ESD模式分类 5.4.1 集成电路产品的ESD规格 5.4.2 MOS电路抗静电设计思想 5.4.3电阻-二极管保护电路 1. 基本原理 5.4.3电阻-二极管保护电路 1. 基本原理（续） 5.4.3电阻-二极管保护电路 2. 版图示例 5.4.4 MOS晶体管保护电路 1. 基本原理 5.4.4 MOS晶体管保护电路 2.版图示例 §5-5 CMOS数字集成电路版图设计方法 思考题 5.5.1全定制（full-custom)设计方法1.概念及特点 5.5.1全定制（full-custom)设计方法2.常用的CAD工具 5.5.1全定制（full-custom)设计方法3.版图举例 5.5.2标准单元（Standard Cell）设计方法 1.概念 5.5.2标准单元（Standard Cell）设计方法 2.特点 5.5.2标准单元（Standard Cell）设计方法 3.芯片结构 5.5.2标准单元（Standard Cell）设计方法 4.标准单元库的组成 5.5.2标准单元（Standard Cell）设计方法 5.标准单元电路设计考虑 5.5.2标准单元（Standard Cell）设计方法 6.标准单元版图设计考虑 5.5.2标准单元（Standard Cell）设计方法 7.标准单元版图举例 5.5.2标准单元（Standard Cell）设计方法 8.标准单元法芯片版图设计一般过程 5.5.2标准单元（Standard Cell）设计方法 9.标准单元法设计阶段性局部版图 5.5.3门阵列（Gate Array）设计方法 1.门阵列母片 5.5.3门阵列（Gate Array）设计方法 2.门阵列法芯片设计 5.5.3门阵列（Gate Array）设计方法 3.门阵列法的特点 5.5.3门阵列（Gate Array）设计方法 3.门阵列法芯片结构 5.5.3门阵列（Gate Array）设计方法 4.内部单元阵列举例 5.5.3门阵列（Gate Array）设计方法 5.内部单元电路连线库举例 5.5.3门阵列（Gate Array）设计方法 6.I/O单元结构 5.6.4 积木块(BBL)设计方法(1)概念及特点 5.6.4 积木块(BBL)设计方法(2)芯片结构 5.6.4 积木块(BBL)设计方法(3)芯片版图实例 5.6.5 可编程逻辑器件设计方法 5.6.5 可编程逻辑器件设计方法 将含有固定器件数不含连线的内部相同单元排成一定规模的阵列，将含有固定器件数不含连线的I/O相同单元排在四