数电课程设计()分析.doc

数电课程设计 一．概述 课程设计要求通过FPGA对A/D和D/A转换的控制，完成状态机对采集的控制，并执行控制，使得整个系统的输入量与输出量一致，根据原理，设计模块如下，实验从测温电路AD590，到A/D转换，再到D/A转换，最后接反馈控制端反馈. 原理分析 原理图 采集到的温度信号，输入到AD590中，通过测温电路转换为能被ADC0809接受的模拟信号，模拟信号在FPGA的控制下，输入到DAC832 中，使得输入与输出保持一致，再将输出量通过反馈网络反馈给测温电路，对温度校准，完成测温电路。 模块设计 AD590的电路原理 电路图如下 采集到的温度信号经过AD590的温度传感器，转化为电压信号，在经过放大器放大后输出。 ADC0809的电路原理和VHDL语言 电路图如下 端口 IN0~IN7：8路模拟信号输入端口； Vref+和Vref-：参考电压输入端口； START是转换启动信号，一个正脉冲过后A/D开始转换； ALE是3位通道选择地址（ADDC、ADDB、ADDA）信号锁存信号。当拟量送至某一输入端（如IN-0或IN-1）等，由3位地址信号选择，而地址信号由ALE锁存。 EOC是转换情况状态信号，当启动转换约100μs后，EOC产生一个负脉冲，以示转换结束。在EOC的上升沿后，且输出使能信号ENABLE为高电平，则控制打开三态缓冲器，把转换好的8位数据送至数据总线。至此ADC0809的一次转换结束 。 分析ADC0809的工作原理得到时序电路图 整个过程分成7个过程状态如下 根据状态图写出其VHDL语言如下LIBRARY IEEE; --IEEE数据库说明 USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; entity ADC0809 is port (D: in std_logic_vector(7 downto 0); --ADC0809输出的采样数? CLK,EOC : in std_logic; --clk为系统时钟，eoc为ADC0809转换结束信号 CLK0,START, ALE,EN: out std_logic; --ADC0809控制信号 abc_in :in std_logic_vector(2 downto 0); --模拟选通信号 abc_out:out std_logic_vector(2 downto 0); --ADC0809模拟信号选通信号 Q: out std_logic_vector(7 downto 0)); --送至8个并排数码管信号 end ADC0809; architecture behav of ADC0809 is type states is ( st0,st1, st2, st3, st4,st5,st6); --定义各状态的子类型 signal current_state, next_state:states:=st0; signal regl :std_logic_vector(7 downto 0); --中间数据寄存信号 signal qq:std_logic_vector(7 downto 0); begin pro:process(current_state) begin case current_state is when st0=next_state=st1;ALE=0;START=0;EN=0; when st1=next_state=st2;ALE=1;START=0;EN=0; when st2=next_state=st3;ALE=0;START=1;EN=0; when st3=next_state=st4;ALE=0;START=0;EN=0; if EOC=1 then next_state=st3; --检测EOC的下降沿 else next_state=st4; end if; when st4=next_state=st5;ALE=0;START=0;EN=0;