南航考研数电课件(N)分析.pptVIP

第4章 时序电路基础 时序电路基础 §4-1 集成触发器 §4-2 同步时序电路 §4-3 集成计数器其及应用 §4-4 集成移位寄存器其及应用 §4-5 随机访问存储器 §4-6 应用实例 §4-1 集成触发器 §4-1-1 基本R-S触发器 一、与非门构成的基本R-S触发器 2. 基本R-S触发器状态真值表 3. 基本R-S触发器的状态图和状态表 二、基本R-S触发器的工作波形 三、或非门构成的基本R-S触发器 消抖动开关 §4-1-2 时钟R-S触发器 一、时钟R-S触发器 二、时钟R-S触发器的波形图 三、时钟R-S触发器的应用 四、时钟R-S触发器的空翻现象 §4-1-3 D触发器 一. D触发器逻辑功能 3. 常用双D触发器7474 (2) 逻辑功能 二、D触发器7474的工作波形 1、D触发器组成1位二进制计数器 2、D触发器组成十六进制加法计数器 §4-1-4 J-K触发器 一、下降沿触发的J-K触发器 3.下降沿触发的J-K触发器的工作波形 二进制计数器 异步2k进制计数器的结构 §4-1-7 触发器小结 §4-2 同步时序电路 同步时序电路：电路中所有触发器的CP脉冲都连接在同一个输入CP脉冲上。 同步时序电路 §4-2-1 同步时序电路的结构和描述 §4-2-2 同步时序电路的分析步骤 §4-2-3 米里型电路的分析 §4-2-4 莫尔型电路的分析 §4-2-5 功能表描述 §4-2-6 自启动 §4-2-7 异步信号的处理 §4-2-8 小结 §4-2-1 同步时序电路的结构和描述 §4-2-2 同步时序电路的分析步骤 §4-2-3 米里型电路的分析 米里型电路的分析(续2) 例2：米里型电路分析 §4-2-3 莫尔型电路的分析 例2：莫尔型电路分析 §4-2-5 自启动 §4-2-7 同步电路分析小结 串行加法器 串行加法器 同步、莫尔型、模八计数器 1 0 0 0 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 1 0 0 1 1 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 0 0 Z Q0n+1 Q1n+1 Q2n+1 Q0n Q1n Q2n 触发器的脉冲工作特性 为使触发器能正确地变化到预定的状态，输入信号与时钟脉冲之间应满足一定的时间关系，称为触发器的脉冲工作特性。 tset: 建立时间 th: 保持时间 TWH: 时钟高电平 持续时间 TWL: 时钟低电平 持续时间 Tpd: 延时时间 D触发器的应用（1） 移位寄存器 清0脉冲 1 1 1 1 1 由于Q1（D2）相对于 t3有tpd延迟，故到 达t3时， D2仍为1， 则D3=1 所有触发器CP端都连 在一起——同步时序 电路 右移的移位 寄存器 四、D触发器的应用 D=Qn 计数器：能累加所收到的时钟脉冲个数的逻辑电路 D触发器组成四进制加法计数器 各触发器的CP端不受同一个脉冲信号控制，它们的状态变化不是同时发生的。这种计数器称为异步计数器 问题: 前一级的Q接到后一级的CP端 问题: 如何构成加/减法计数器 问题: 响应CP下降沿 一、下降沿触发的J-K触发器 二、 J-K触发器的应用 三、常用的J-K触发器 逻辑符号 JK触发器是在RS触发器基础上改进而来，在使用中没有约束条件。 常见的JK触发器有主从结构的，也有边沿型的。 1. 逻辑符号及状态真值表 状态真值表 状态转换真值表 状态图 状态表 2. JK触发器的状态图和状态表 在CP的下降沿更新状态，次态由CP下降沿到来之前的J、K输入信号决定。 常用的J—K触发器 主从J—K触发器 主从J—K触发器 延迟输出 内部电路 J—K触发器的应用 下降沿触发 十六进制减法计数器 J—K触发器的应用 T触发器 逻辑符号 状态图 状态表 状态方程 由JK触发器构成的T触发器 由D触发器构成的T触发器 T触发器的应用 由T触发器构成的异步计数器 异步计数器 异步电路：电路中触发器的CP不是连接在同一个输入CP脉冲上，由于电路的延时不同，各触发器翻转的时间有差异。 阻塞反馈线：当Q2Q1Q0=100， J0=Q2=0，CP↓，Q0被阻塞在0 非2k进制计数器 阻塞反馈型五进制计数器 计数器级联 目前市场上出售的集成触发器产品通常为JK触发器和D触发器两种类型。 §4-1-6 常用集成触发器 基本RS触发器的触发方式：逻辑电平直接触发。（由输入信号直接控制） 在实际工作中，要求触发器的状态按一定的时间 节拍进行状态更新。 时钟R