汽车尾灯控制器分析.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《EDA技术应用》 课程设计报告 题 目: 汽车尾灯控制器的设计 班 级: 13级电信专1班 学 号: 姓 名: 卢雨豪 同组人员: 邓龙璋、陈健、李路、叶小普、雷杰 指导教师: 杨祖芳 2015年 6月25日 目 录 1 设计任务 1 1.1 设计目的 1 1.2 设计内容 1 1.3 设计要求 1 2 设计方案 1 3 各模块设计 2 3.1 时钟分频模块 2 3.2 汽车尾灯主控模块 3 3.3 左边灯控制模块 5 3.4 右边灯控制模块 6 4 系统仿真及分析 8 4.1 分频模块仿真及分析 8 4.2 汽车尾灯主控模块仿真及分析 8 4.3 左边灯控制模块仿真及分析 9 4.4 右边灯控制模块仿真及分析 9 4.5 整个系统仿真及分析 10 5 总结 11 参考文献 11 汽车尾灯控制器的设计 1 设计任务 1.1 设计目的 本次设计的目的就是了解掌握VHDL硬件描述语言的设计方法和思想通过学习的VHDL语言结合电子电路的设计知识理论联系实际,掌握所学的课程知识基本单元电路的综合设计应用。通过对的设计,巩固和综合所学,提高IC设计能力,提高分析、解决计算机技术实际问题的独立工作能力。EDA 工具对进行仿真验证分为 图2-1系统框图 汽车尾灯和汽车运行状态表如表2-1所示 表2-1 汽车尾灯和汽车运行状态 开关控制 汽车运行状态 右转尾灯 左转尾灯 S0 S1 S2 R1 R2R3 L1L2L3 0 0 0 正常运行 灯灭 灯灭 0 0 1 左转弯 灯灭 按L1L2L3顺序循环点亮 0 1 0 右转弯 按R1R2R3顺序循环点亮 灯灭 0 1 1 临时刹车/检测 所有尾灯同时点亮 1 0 0 倒车 所有尾灯按照转弯次序点亮 1 0 1 晚上行车时 R3 ,L3一直点亮 3 各模块设计 实现的主要功能是通过开关控制从而实现汽车尾灯的点亮方式。汽车尾灯控制器有4个模块组成,以下介绍各模块的详细设计。 3.1 时钟分频模块 整个时钟分频模块元件图如图3-1。 图3-1 分频模块元件图 时钟分频模块由VHDL程序来实现,下面是其中的一段VHDL代码: ARCHITECTURE ART OF LYH IS SIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN PROCESS(CLK) BEGIN IF CLKEVENT AND CLK = 1THEN COUNT = COUNT + 1; END IF; END PROCESS; CP= COUNT(3); END ART; 3.2 汽车尾灯主控模块 汽车尾灯主控模块元件图如图3-2所示以及RTL电路图3-3所示。 图3-2主控模块元件图 图3-3主控模块RTL电路图 数据入口:RIGHT:右转信号; LEFT:左转信号; BRAKE:刹车信号; NIGHT:夜间行驶信号; 数据出口:LP:左侧灯控制信号; RP:右侧灯控制信号; LR:错误控制信号; BRAKE_LED:刹车控制信号; NIGHT_LED:夜间行驶控制信号; 汽车尾灯主控模块由VHDL程序来实现,下面是其中的一段VHDL代码: ARCHITECTURE ART OF LYH IS BEGIN NIGHT_LED=NIGHT; BRAKE_LED=BRAKE; PROCESS(LEFT,RIGHT) VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN TEMP:=LEFT RIGHT; CASE TEMP IS WHEN 00 =LP=0;RP=0;LR=0; WHEN 01 =LP=0;RP=1;LR=0; WHEN 10 =LP=1;RP=0;LR=0; WHEN OTHERS=LP=0;RP=0;LR=1; END CASE; END PROCE

文档评论(0)

118118 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档