关于ALTERA提供的FIFO核使用原理改.docVIP

关于ALTERA提供的FIFO核使用原理 ALTERA提供了LPM_FIFO参数宏模块，可以在代码中例化使用。 FIFO有两种工作模式：（1）SCFIFO，（2）DCFIFO 其中SCFIFO指读写用一个时钟进行同步，可以支持同时读写的功能。 其中DCFIFO指读写使用不同的时钟进行同步，这在设计多时钟系统中相当有用，可用于不同时钟同步信号之间的同步调整。 首先看看DCFIFO模式下的几个比较重要的信号： [A]在写端，主要有以下几个信号： ?????? (1) data[n-1:0]：写入数据信号总线； ?????? (2) wrreq：写入请求信号，高有效 ?????? (2) wrclk：写入同步时钟； ?????? (3) wrfull, wrempty：用于指示写端FIFO为空或者满的状态； ?????? (4) wrusedw[log2(SIZE_FIFO)-1:0] ：写入的数据个数，按写入个数递增； 上述信号都与写入时钟srclk同步； [B]在读端，主要有以下几个信号： ?????? (1) q[n-1:0]：读取数据信号总线； ?????? (2) rdreq：读取请求/确认信号，高有效 ?????? (2) rdclk：读取同步时钟； ?????? (3) rdfull, rdempty：用于指示读端FIFO为空或者满的状态； ?????? (4) rduse