微机原理重要芯片程序.pptVIP

第8章：教学重点 教学重点 80X86 CPU的中断系统 中断控制器8259A的作用 8259A的编程 第8章：8.1 8088中断系统 8088的中断系统采用中断向量机制，能够处理256个中断，用中断向量号0 ~ 255（0H~FFH）区别 中断根据其中断源是产生于CPU内部还是外部可分为两种：内部中断和外部中断 第8章：中断标志IF的状态 IF＝0：可屏蔽中断不会被响应 关中断、禁止中断、中断屏蔽 系统复位，使IF＝0 任何一个中断被响应，使IF＝0 执行指令CLI，使IF＝0 IF＝1：可屏蔽中断会被响应 开中断、允许中断、中断开放 执行指令STI，使IF＝1 执行指令IRET恢复原IF状态 明 确 IF 标 志 的 状 态 是 关 键 第8章：8.2 8088的中断向量表（P182） 中断向量表：中断服务程序的入口地址（首地址） 逻辑地址含有段地址CS和偏移地址IP（共32位），其中低字是偏移地址、高字是段地址 8088微处理器从物理地址000H开始，依次安排各个中断向量，向量号也从0开始 256个中断占用1KB区域，就形成中断向量表 向量号为N的中断向量的 物理地址＝N×4 中断类型号见p177，表8-1，表8-2（略） 第8章：8.5 8259A中断控制器 Intel 8259A是可编程中断控制器PIC 用于管理Intel 80X86/8085的可屏蔽中断 8259A的基本功能 一片8259A可以管理8级中断，可扩展至64级 每一级中断都可单独被屏蔽或允许 在中断响应周期，可提供相应的中断向量号 8259A设计有多种工作方式，可通过编程选择 第8章： 8259A引脚图 8259A的主要引脚有: IR0~IR7：从外设来的中断请求由这些引脚输入到8259A。 A0：地址线，用于寻址8259A的两个端口 INT：当8259A接到外设的中断请求，对CPU提出中断请求线，该引脚连接到CPU的INTR上。 INTA*：CPU接到中断请求后送回的中断应答信号。 CAS0~CAS2：主8259A与从8259A的级连线，对于主8259A该引脚为输出，从8259A为输入。 第8章： 8.3.1 8259A的内部结构 D7~D0 INTA INT 中断请求寄存器 中断屏蔽寄存器 数据 总线 缓冲器 IR0 IR7 读/写 控制 逻辑 级联 缓冲器 比较器 RD WR A0 CS CAS0 CSA1 CAS2 SP/EN 优先权判别电路 中断服务寄存器 控制逻辑 IMR:保存对中断请求信号IR的屏蔽状态 Di位为1表示IRi中断被屏蔽（禁止）；为0表示允许 ISR:保存正在被8259A服务着的中断状态 Di位为1表示IRi中断正在服务中；为0表示没有被服务 IRR: 保存8条外界中断请求信号IR0～IR7的请求状态; Di位为1表示IRi引脚有中断请求；为0表示无请求 2. 结束中断处理方式 什么是8259A的中断结束？ 8259A利用中断服务寄存器ISR判断： 某位为1，表示正在进行中断服务； 该位为0，就是该中断结束服务。 只有当将ISR中的相应位复位之后,8259才能响应同级或更低级的中断; 写ICW1 A0=0，D4=1 写ICW2 A0=1 是否单片 IC4=1 写ICW3 A0=1 写ICW4 A0=1 是 否 是 否 按顺序对A0=1端口写入命令字 8259A芯片的初始化流程 返回 2. 操作命令字OCW 8259A工作期间，可以随时接受操作命令字OCW OCW共有3个：OCW1~OCW3 写入时没有顺序要求，需要哪个OCW就写入哪个OCW （1） I/O接口的主要功能 ⑴ 对输入输出数据进行缓冲和锁存 输出接口有锁存环节；输入接口有缓冲环节 实际的电路常见： 输出锁存缓冲环节、输入锁存缓冲环节 ⑵ 对信号的形式和数据的格式进行变换 微机直接处理：数字量、开关量、脉冲量 ⑶ 对I/O端口进行寻址 ⑷ 与CPU和I/O设备进行联络 第7章：7.1.1 I/O端口的编址 接口电路占用的I/O端口有两类编排形式 I/O端口单独编址方式 I/O地址空间独立于存储地址空间 如8086/8088 与存储器对应的统一编址方式 它们共享一个地址空间 如M6800 第7章：I/O寻址方式 8088/8086的端口有64K个，无需分段，设计有两种寻址方式 直接寻址：只用于寻址00H ~ FFH前256个端口，操作数i8表示端口号 间接寻址：可用于寻址全部64K个端口，DX寄存器的值就是端口号 对大于FFH（255）的端口必须采用间接寻址方式 第7章：7.2 数据传送方式 程序控制下的数据传送——通过CPU执行程序中的I/O指令来完成传送，又分