多功能数字时钟课程设计号分析.docVIP

数字电子技术基础 课程设计——多功能数字时钟 学院：信息工程学院 专业：通信工程 班级：1333102 姓名：陈逸轩 学号：201330310225 指导老师：雷伯录 1.设计目的 设计一种多功能，z脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。分则由扩展 2.设计功能要求 基本功能： （1）时的计时要求为“12翻1”，分和秒的计时要求为60进制 （2）准确计时，以数字形式显示时，分，秒的时间 （3）校正时间 扩展功能： （1）定时控制； （2）仿广播电台报时功能； （3）自动报整点时数； 3.电路设计 3.1设计方案 根据设计要求首先建立了一个多功能 数字钟电路系统的组成框图，框图如图1所示。 主体电路 扩展电路 图1 由图1可知，电路的工作原理是：多功能数字钟电路由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。 振荡器产生的高脉冲信号作为数字钟的振源，再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照“12翻1”的规律计数。计数器的输出经译码器送显示器。计时出现误差时电路进行校时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能进行扩展功能。 3.2单元电路的设计 数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等。 在本次设计，电路是由许多单元电路组成的，因此首先必须对各个单元电路进行设计。 3.2.1 主体电路部分 主体电路部分的电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计。 3.2.1.1 振荡电路 振荡电路由振荡器和分频器产生 1Hz时钟脉冲和扩展部分所需的频率，下面对振荡器和分频器两部分进行介绍。 （1） 图7 3.2.1.2 计数电路 计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。 数字钟的计数电路是用两个六十进制计数电路和“12翻1”计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。 下面将分别介绍60进制计数器和“12翻1”小时计数器。 （一）60进制计数器 电路如图8所示 图8 电路中，74LS92作为十位计数器，在电路中采用六进制计数；74LS90作为个位计数器在电路中采用十进制计数。当74LS90的14脚接振荡电路的输出脉冲1Hz时74LS90开始工作，它计时到10时向十位计数器74LS92进位。下面对电路中所用的主要元件及功能介绍。 ① 十进制计数器 74LS90 74LS90是二—五—十进制计数器，它有两个时钟输入端CKA和CKB。其中，CKA和组成一位二进制计数器；CKB和组成五进制计数器；若将与CKB相连接，时钟脉冲从输入，则构成了8421BCD码十进制计数器。74LS90有两个清零端R0（1）、R0（2），两个置9端R9（1）和R9（2），其BCD码十进制计数时序如表1，二—五混合进制计数时序如表2，74LS90的管脚图如图9。 图9 表1 BCD码十进制计数时序 表2 二—五混合进制计数时序 CK 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 CK 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0 ② 异步计数器74LS92 所谓异步计数器是指计数器内各触发器的时钟信号不是来自于同一外接输入时钟信号，因而触发器不是同时翻转。这种计数器的计数速度慢。一异步计数器 74LS92是 二—