集成电路版图设计基础第12章：验证解读.pptVIP

school of phye basics of ic layout design 集成电路版图设计基础 basics of IC layout design instructor: Wang xiaolei e-mail: wangxiaolei@hfut.edu.cn 第十二章 验证 verification 设计规则检查 design rule check 版图与电路图的对照 layout versus schematic * * 软件检查 checking software 设计规则，可能几千条。 芯片制造周期需要8~12周，一个圆片价值数千美元。 DRC检查所布置的一切。通常会把一大堆检查出的错误标记放回到版图中。 改正DRC错误是一个反复的过程。 软件检查 checking software 首先告诉LVS程序哪些工艺层组合生成一个晶体管，哪些组合生成电阻、电容等。然后LVS程序巡查版图找出相关器件。后提取出并与电路图进行比较。 LVS工具不仅能检查部件和布线，而且还能确认它们的值是否正确。 LVS也是一个需要反复的过程。 在改正LVS问题时可能又引入一些DRC方面的错误，所以可能在不断地交替反复进行DRC和LVS检查。 DRC DRC和LVS程序开始都采用同一套基本操作来寻找版图中的电路单元。 这是通过含有“布尔算子”的一系列指令行完成。 此后，DRC和LVS分别完成各自不同的任务。 DRC 布尔指令行 – AND功能 1 1 1 0 0 1 0 1 0 0 0 0 Z B A A B AND DRC 布尔指令行 – AND功能 可以把“A AND B”这一信息保存在一个临时的工艺层中或就把它放在存储器中。 A B A AND B overlap DRC 布尔指令行 – AND功能 poly在active上面，就有一个晶体管。 再与Nwell”AND”，就找到了PMOS。 它只是包含所有PMOS晶体管位置的文件，当完成我们的检查程序后，就可以丢弃TMP1和TMP2了。 DRC控制文件要做许多类似的前期工作。 TMP1 = POLY AND ACTIVE TMP2 = TMP1 AND NWELL DRC 布尔指令行 – AND功能 poly AND active active poly DRC 布尔指令行 – OR功能 1 1 1 1 0 1 1 1 0 0 0 0 Z B A A B AND A OR B DRC 布尔指令行 – NOT功能 其实是“AND NOT”功能。 A NOT B ? A AND NOT B A B A NOT B DRC doped RES RES AND NOT doped DRC poly poly poly AND NOT P+ poly AND P+ poly poly DRC “A NOT B” 和 “B NOT A” 将得到完全不同的结果。 A NOT B B NOT A DRC 规则检查指令行 找到了包含这些器件的工艺层，就可以进行一些规则的检查工作了。 第一项检查是一项“外部”检查。软件认为“external”是一条预先设定的指令。 DISPLAY CHECK1 = EXTERNAL M1 = 2um DISPLAY CHECK2 = WIDTH M1 2um DRC 规则检查指令行 TMP1 = POLY AND ACTIVE TMP2 = TMP1 AND NWELL TMP3 = TMP2 OR PPLUS TMP4 = A NOT B R_NOT_DOPED = RES AND NOT_DOPED TMP5 = POLY NOT PPLUS DISPLAY CHECK1 = EXTERNAL M1 = 2um DISPLAY CHECK2 = WIDTH M1 2um DISPLAY CHECK3 = WIDTH TMP5 6um DRC 规则检查指令行 由布尔操作定义的临时工艺层的代码行与这些规则指令在同一个DRC文件中。 首先定义临时工艺层，随后跟着规则检查指令行。 一般这些指令行都写成文本文件。软件一个接一个地顺次运行每一个操作。 这一规则控制文件可以非常大。通常的做法是把这个文件分成几部分。 LVS LVS不像DRC那样直接，LVS扩展了设计规则检查软件，它实际能够生成真正的部件和电路。 LVS过程的第一步是从版图中提取出器件的信息。或者称之为“连接关系提取（connectivity extraction）”。 有些LVS版本可能会给出一个显示出它找到的器件的版图，有些版本可能给出一个网表。 LVS过程的第二步是比较。比较版图中提取的网表和