第5章时序逻辑电路_2.pptVIP

* 5.4 时序逻辑电路的设计方法 5.4.1 同步时序逻辑电路的设计方法 一、逻辑抽象，得出状态转换图或表（用S表示） 1.确定输入、输出变量，并定义输入、输出变量的状态。 2.确定电路状态数，并定义状态的含义。 3.根据题意画出状态转换图或表。 此步是最具创造性的。 二、状态化简 将等价状态合并。(若某个状态在相同的输入下有相同的输出， 且转换到同样的次态去，则为等价状态，可以合并为一个状态。) 步骤： 三、状态分配 1.确定触发器数目，设状态数为M，触发器数为n，则2n-1M2n 2.状态编码，一般选用自然二进制码。 此两步较为简单。 四、选定触发器类型，写出状态方程、驱动方程、输出方程 1.根据状态转换图或表，填写状态变量、输出变量的卡诺图， 写出状态方程、输出方程。 2.将状态方程和触发器特性方程比较，写出驱动方程。 此步较为繁琐，但机械规律。 五、画出逻辑图 六、检查自启动 此两步较为简单。 [例5.4.1]：试设计一个带有进位输出端的十三进制计数器。（注意用触发器而不是用已有的十六进制计数器产品） 一、逻辑抽象，得出状态转换图（用S表示） 输入：无 输出：用C表示进位，C=1，有进位， C=0，无进位。 状态：13种状态，S0、S1、……、S12。 状态转换图： 二、状态化简 无等价状态，已是最简。 S0 S1 0 S2 S3 0