组合时序逻辑电路设计应用.pptVIP

1 组合逻辑电路设计应用 2 时序逻辑电路设计应用 * * 1.1, 8位乘法器的设计 8位乘法器的元件符号如图8.1所示，a[7..0]和b[7..0]是被乘数和乘数输入端，q[15..0]是乘积输出端。 图8.1 8位乘法器元件符号 用VHDL描述的8位乘法器源程序如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY mul IS PORT( a,b: IN integer range 0 to 255; q: OUT integer range 0 to 65535); END mul; ARCHITECTURE one OF mul IS BEGIN q=a *b; END one; 1.2 , 十六进制编码键盘设计 十六进制编码键盘的结构如图8.3所示，它是一个4×4矩阵结构，用x3～x0和y3～y0等8条信号线接收16个按键的信息，相应的编码器元件符号如图8.4所示。 x0 x1 x2 x3 y0 y1 y2 y3 3 2 1 0 7 6 5 4 B A 9 8 F E D C 图8.3 图8.4 VHDL描述源程序如下 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY hcoder IS