1章_常用半导体器件.ppt

本课程主要内容 电路基础理论 硅加工工艺 CMOS版图 版图设计中的电阻、电容和电感 版图设计规则 集成电路的版图设计和版图验证 学习UNIX操作系统和Cadence软件 上机完成一个电路的版图设计 * 河北科技大学 河北科技大学 * * IC版图设计 电子科学与技术专业 于平平 办公室 B305 河北科技大学 集成电路版图的重要性 集成电路版图是电路系统与集成电路工艺之间的中间环节，是一个必不可少的重要环节。 通过集成电路版图设计，可以将立体的电路系统变为一个二维的平面图形，再经过工艺加工还愿为基本硅材料的立体结构。 随着微电子技术的发展，新技术、新工艺、新材料不断涌现，设计方法、设计手段、设计理念不断更新，版图设计已从单纯的图形设计发展为需要综合考虑各方面因素的、复杂的设计问题。 版图工程师要掌握： 版图设计的技术、技巧 对相关的电路系统问题、工艺问题及一些重要的物理效应有深刻的理解。 版图设计非常注重经验 参考书籍： 集成电路版图基础实用指南——李卫华译(清华出版社) 模拟电路版图的艺术(第二版)——张为译(电子工业出版社) 集成电路版图设计——(机械工业出版社) CMOS IC Layout Concepts，Methodologies and Tools—— Dan Clein 第一章 电路基础理论 1.1 半导体基础知识 1.2 半导体二极管 1.3 双极型晶体管 1.4 场效应管 1.5 N阱和衬底接触 1.1 半导体基础知识 1、概念 导体 绝缘体 半导体 2.基本的原子理论 原子理论指电子只能存在于原子核周围的某个能量状态，该能量状态称为能级。 电子从一个能级跃迁到更高的能级，需要获得能量。 价带导带 3.半导体材料 集成电路制造常用的材料——硅 原因：导带和价带之间的能量差较小，硅中电子跃迁到更高的能级参与导电比较容易。 在绝对零度附近，电子被硅原子紧紧束缚。随着晶体温度的上升，晶体中的原子开始振动，当温度升高到室温时，原子振动更加剧烈，一些电子可以获得足够的热能儿跃迁到导带中。 纯净硅的导电能力很弱，为了改善硅的导电能力，可以向硅中掺入杂质。通过控制杂质的剂量，可以很好的控制硅的导电能力。 4、 本征半导体 返回 （1）本征半导体：纯净半导体，具有晶体结构如下。 （2）本征激发：热激发下产生自由电子和空穴的现象。 复合：-----达到动态平衡。 返回 3、杂质半导体 （1）N型半导体：多子：电子。少子：空穴。 返回 （2）P型半导体：多子：空穴。少子：电子。 返回 （3）总结：多子浓度取决于掺杂。 少子浓度取决于温度。 4、PN结 （1）PN结形成 扩散运动： 漂移运动： 两者达到平衡------PN结 （2）PN结单向导电性 正向导通 反向截止 （3）PN结的伏安特性 PN结的形成 返回 PN结加正向电压时导通 返回 PN结加反向电压时截止 返回 （3）PN结的伏安特性 返回 返回 1.2 二极管 二极管是由P型和N型两种材料形成的结 二极管中的电流仅沿一个方向流动 二极管的应用 整流：滤除经过二极管的负向信号； 缺点：损失了一半的功率； PN结隔离 在一个PN结上加正向电压，电流单向流动，加反向电压的时候没有电流。 PN结的价值：可以隔离和控制电流，在集成路中，应用PN结这一特性，使电流不会随意四处流动。 后面会讲到这一特性； 1.3 双极晶体管 返回 图1.3.3 基本共射放大电路 返回 晶体管的电流放大作用 电流关系：Ie=Ic+Ib Ic=βIb , β：电流放大系数 1、 结型场效应管（1） 结构和符号及原理 返回 1.4 场效应管 1.5N阱和衬底接触 观察P型器件，会发现它周围有一个N型区域未接任何电位，同样的，P型衬底也未接任何电位。如果不注意，这两个区域会形成一定的偏压。这个电压可能来自于实际器件的泄漏电流，它将导致P区、N区形成的PN结正偏。 解决方法：让PN结反偏，将衬底接最低的电位，将P型器件的N区接最高电位。 通常将N区成为N阱，P区称为P阱。 总结： 本章学习了以下内容： 绝缘体、导体和半导体的定义； 硅中掺杂的原因； N型、P型材料的定义； PN结可作为整流器和二极管； 用PN结隔离晶体管； 在P型区域上掺入N型杂志以便更有效的制备晶体管； 场效应晶体管； N阱和衬底接触； 河北科技大学 河北科技大学