第05章(触发器)教程.ppt

5.2.1 D触发器转换为JK、T和T＇触发器 带清零端和预置端的主从JK触发器 RD=0，直接置0 0 1 1 1 1 0 0 1 SD=0，直接置1 1 0 0 0 1 1 1 1 异步置0，置1是指操作不受时钟CP的控制 带清零端和预置端的主从JK触发器的逻辑符号 集成主从JK触发器 下降沿 主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。 主从触发器总结： （2）逻辑功能：RS触发器、JK触发器、D触发器。 触发器状态改变被控制在某一时刻。CP=1期间，触发器接收信号，CP下降沿时刻触发器按照相应的逻辑功能和输入信号进行状态翻转，CP=0期间，保持状态不变。 （1）触发方式：脉冲（沿）（控制）触发 CP上升沿翻转 CP下降沿翻转 C Q Q ∟ ∟ C Q Q ∟ ∟ 5.1.4 边沿触发器（边沿触发） 一.边沿D触发器 工作原理： （1）CP＝1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP＝1期间始终都有Qm=D。 （2）CP下降沿到来时，封锁门G7、G8，打开门G3、G4，主触发器锁存CP下降时刻D的值，即Qm=D，随后将该值送入从触发器，使Q=D、Q=D。 （3）CP下降沿过后，主触发器锁存的CP下降沿时刻D的值被保存下来，而从触发器的状态也将保持不变。 综上所述，边沿D触发器的特性方程为： 下降沿时刻有效 边沿D触发器没有一次变化问题。 逻辑符号 集成边沿D触发器 注意：异步输入端RD和SD为高电平有效。 * 第5章 触发器 学习要点： 触发器的触发方式和逻辑功能 触发器的使用 5.1 触发器的电路结构和工作原理 5.1.1 基本RS触发器 5.1.2 同步触发器 5.1.3 主从触发器 5.1.4 边沿触发器 5.1.5 不同类型触发器间的转换 2. 按照结构形式的不同: 基本RS触发器、同步触发器、主从触发器和边沿触发器。 一. 触发器是构成时序逻辑电路的基本逻辑部件。 1.它有两个稳定的状态：0状态和1状态； 2.在不同的输入情况下，它可以被置成0状态或1状态； 3.当输入信号消失后，所置成的状态能够保持不变。 所以，触发器可以记忆1位二值信号。 二. 分类 1. 根据逻辑功能的不同: RS触发器、D触发器、JK触发器、T和T′触发器； 触发器通常还有一个触发控制脉冲，用于控制触发器状态发生改变的时刻，因此研究触发器应着重触发器的： 逻辑功能 触发方式 三. 研究重点 5.1.1 基本RS触发器（电平控制触发） 1.与非门构成，低电平有效基本RS触发器 由输入信号直接决定触发器的状态：R—reset，复位、置0；S—set，置位、置1。又称置0置1触发器、置位复位触发器。 信号输出端，Q=0、Q=1的状态称0状态； Q=1、Q=0的状态称1状态 电路图和逻辑符号：信号输入端，低电平有效。 工作原理 S R Q 1 0 0 1 1 0 0 ①R=0、S=1时：由于R=0（复位信号有效），不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。 0 1 1 0 S R Q 1 0 0 ②R=1、S=0时：由于S=0（置位信号有效），不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。 0 1 1 1 1 1 0 ③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。 S R Q 1 0 0 0 1 1 1 1 不变 1 0 0 0 1 1 S R Q 1 0 0 0 1 1 1 1 不变 0 0 不定 ？ ④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。 波