嵌入式系统设计原理及应用存储系统剖析.ppt

课后练习 搭建linux学习环境 3.搭建编译环境，编写程序 4.搭建WEB服务器、FTP服务器、Email服务器 学习资料 / / 随机存储器接口设计—DRAM/SDRAM DRAM （Dynamic?Random?Access?Memory，DRAM） SDRAM:同步动态随机存取内存（synchronous dynamic random access memory）是有一个同步接口的DRAM。 DRAM是有一个异步接口的，这样它可以随时响应控制输入的变化。 SDRAM有一个同步接口，在响应控制输入前会等待一个时钟信号，这样就能和计算机的系统总线同步。时钟被用来驱动一个有限状态机，对进入的指令进行流水线操作。 SDRAM与没有同步接口的异步DRAM(asynchronous DRAM)相比，可以有一个更复杂的操作模式。 随机存储器接口设计—DDR SDRAM DDR SDRAM :双倍数据率同步动态随机存取存储器（英语：Double Data Rate Synchronous Dynamic Random Access Memory，简称DDR SDRAM）为具有双倍数据传输率之SDRAM，其数据传输速度为系统时钟频率之两倍，由于速度增加，其传输性能优于传统的SDRAM。 DDR SDRAM 能在系统时脉的上升延和下降延都可以进行数据传输。 随机存储器接口设计—DRAM A7～A0 地址输入 CAS 列地址选通 RAS 行地址选通 WE 写允许 Din 数据输入 Dout 数据输出 Vdd +5v Vss 地 Intel 2164: 64K×1bit DRAM 随机存储器接口设计—DRAM/SDRAM DRAM? SDRAM? 随机存储器接口设计—SDRAM HY57V561620内部结构图 SDRAM接口特点： 同步时钟输入接口 行地址、列地址复用地址总线 内部包含若干存储块（Bank） 随机存储器接口设计—SDRAM接口 HY57V561620引脚描述 随机存储器接口设计—SDRAM存储容量 随机存储器接口设计—SDRAM接口设计 4M×16b×4块 A23 A24 随机存储器接口设计—SDRAM接口设计 正面教材 S3C2410A USER’S MANUAL Revision 1.0 P5-10 随机存储器接口设计—SDRAM接口设计 利用两片16位SDRAM构建32位SDRAM 64MB:4M×16b×4块×2 ？ A24 A25 随机存储器接口设计—SDRAM接口设计 正面教材 S3C2410A USER’S MANUAL Revision 1.0 P5-10 随机存储器接口设计—SDRAM接口控制 模式寄存器设置状态 激活状态 预充状态 写状态 读状态 预充读状态 预充写状态 自动刷新状态 自我刷新状态 随机存储器接口设计—SDRAM接口控制 随机存储器接口设计—SDRAM接口控制 随机存储器接口设计—SDRAM接口控制 随机存储器接口设计—SDRAM接口控制 随机存储器接口设计—DPRAM DPRAM: Dual-port Static RAM 随机存储器接口设计—DPRAM (1) 两个端口不同时对同一地址单元存取数据; (2) 两个端口同时对同一地址单元读出数据; (3) 两个端口同时对同一地址单元写入数据; (4) 两个端口同时对同一地址单元,一个写入数据,另一个读出数据。 Flash NandFlash是Flash Memory的一种。 Flash Memory的中文称为快闪存储器或快速擦写存储器。 Flash Memory由Toshiba于1980年申请专利，并在1984年的国际半导体学术会议上首先发表。 目前在Flash Memory技术上主要发展了两种非易失性内存 一种叫NOR（逻辑或），是Intel 于1988年发明的 另一种叫NAND（逻辑与）是Toshiba于1999年创造的。 NOR FLASH 和NAND FLASH对比 ? NOR NAND 写入/擦除一个块的操作时间 1～5s 2～4ms 读性能 1200～1500KB 600～800KB 写性能 80KB 200～400KB 接口/总线 SRAM接口/独立的地址数据总线 8位地址/数据/控制总线，I/O接口复杂 读取模式 随机读取 串行地存取数据 成本 较高 较低，单元尺寸约为NOR的一半，生产过程简单，同样大小的芯片可以做更大的容量 容量及应用场合 1～64MB，主要用于存储代码 8MB～32GB，主要用于存储数据 擦写次数(耐用性) 约10万次 约100万次 位交换(bit位反转) 少 较多，关键性数据需要错误探测/错误更正(EDC/ECC)算法 坏块处理 无，因为坏块故障率少 随机分