TMSCx的硬件结构剖析.ppt

* 3.7 中断 中断是由硬件驱动或软件驱动的信号。 中断信号可以使TMS320C54x暂停正在执行的程序而转去执行中断服务程序（ISP）。 一般而言，中断是由一些硬件设备产生的。当硬件设备需要送数据给TMS320C54x或者从TMS320C54x中取走数据（如模/数转换器，数/模转换器或其他处理器）时，这些硬件设备就向TMS320C54x发出中断请求信号。 中断也可以用来表明一个特定事件的发生（如定时器计数结束）。 第3章 TMS320C54x的硬件结构 下一页 返回 上一页 退出 首页 * 3.7 中断 TMS320C54x 支持软件中断和硬件中断。 软件中断由程序指令产生（INTR或TRAP）。 硬件中断由设备的一个信号产生，硬件中断包含两种类型，分别为外部硬件中断和内部硬件中断。外部硬件中断由外部中断接口的信号触发；内部硬件中断由片内外设的信号触发。 当多个硬件中断同时被触发时，TMS320C54x将根据它们的中断优先级别的高低对它们进行响应。 第3章 TMS320C54x的硬件结构 3.7.1 中断类型 * 3.7 中断 TMS320C54x的每个中断，无论是硬件中断还是软件中断，都可以被归到以下两种类型中。 第一类：可屏蔽中断。这些中断是可以用软件来禁止（屏蔽）或开放（不屏蔽）的硬件和软件中断。TMS320C54x最多支持16个用户可屏蔽中断（SINT15~SINT0）。每种处理器只使用这16个中断的一个子集。 第二类：不可屏蔽中断。这些中断不能被软件屏蔽。TMS320C54x总能响应这类中断，并在响应中断后转去执行中断服务程序。TMS320C54x不可屏蔽中断包括所有的软件中断和两个外部硬件中断： （复位）和 。 第3章 TMS320C54x的硬件结构 3.7.1 中断类型 * 3.7 中断 TMS320C54x响应中断一般和两个寄存器有关，它们是中断标志寄存器 （IFR）和中断屏蔽寄存器（IMR）。（以TMS320VC5402为例）它们各位功能说明如下： 第3章 TMS320C54x的硬件结构 3.7.2 中断寄存器 位 名称 功能说明 15~14 保留 保留位，总是0 ，用于将来扩展 13 DMAC5 DMA通道5中断标志/屏蔽位 12 DMAC4 DMA通道4中断标志/屏蔽位 11 BXINT1/ DMAC3 此位可以配置为多路缓冲串行口MsBSP1发送中断标志/屏蔽位，或者DMA通道3中断标志/屏蔽位。由DMPREC（DMA通道优先权和使能控制）寄存器进行选择 10 BRINT1/ DMAC2 此位可以配置为多路缓冲串口MsBSP1接收中断标志/屏蔽位，或者DMA通道2中断标志/屏蔽位。由DMPREC寄存器进行选择 9 HPINT HPI中断标志/屏蔽位 8 INT3 外部中断3标志/屏蔽位 7 TINT1/ DMAC1 此位可以配置为定时器中断1标志/屏蔽位，或者DMA通道1中断标志/屏蔽位。由DMPREC寄存器进行选择 6 DMAC0 此位可以配置为保留，或者DMA通道0中断标志/屏蔽位。由DMPREC寄存器进行选择DMA 5 BXINT0 多路缓冲串行口MsBSP0发送中断标志/屏蔽位 4 BRINT0 多路缓冲串行口MsBSP0接收中断标志/屏蔽位 3 TINT0 定时器中断0标志/屏蔽位 2 INT2 外部中断2标志/屏蔽位 1 INT1 外部中断1标志/屏蔽位 0 INT0 外部中断0标志/屏蔽位 * 3.7 中断 1.中断标志寄存器（IFR） 中断标志寄存器（IFR）是一个存储器映射CPU寄存器，用来标识和清除激活的中断。一个可屏蔽中断在IFR中有其相应的中断标志位。当一个中断出现时，IFR中相应的中断标志位置1，直到此中断被CPU确认。 以下4种情况中任何一个发生都会将中断标志清零： (1) TMS320C54x复位（为低电平）。 (2) 中断得到处理。 (3) 将1写到IFR中的适当位（相应的位变成0），相应的尚未处理完的中断被清除。 (4) 用适当的中断号来执行INTR指令，相应的中断标志位清零。 第3章 TMS320C54x的硬件结构 3.7.2 中断寄存器 * 3.7 中断 2.中断屏蔽寄存器（IMR） 中断屏蔽寄存器（IMR）也是一个存储器映射CPU寄存器，主要用于屏蔽外部和内部中断。如果状态寄存器ST1中的中断屏蔽位INTM=0，IMR中任何一位为1，就会开发相应的中断。 和 中断不包含在IMR中，IMR不能屏蔽这两个中断。通过读IMR，可以检查中断是否被屏蔽；通过写IMR，可以屏蔽中断或解除中断屏蔽。 第3章 TMS320C54x的硬件结构 3.7.2 中断寄存器 * 3.7 中断 TMS320C54x处理中