TMSFx的硬件设计剖析.pptVIP

3.2 常用硬件系统的设计 3.2.4 复位电路的设计 2.手动复位电路 手动复位电路是通过上电或按钮两种方式对芯片进行复位。 当按钮闭合时，电容C通过按钮和R1进行放电，使电容C上的电压降为0； 当按钮断开时，电容C的充电过程与上电复位相同，从而实现手动复位。 TMS320F28x RS C R VCC R1 3.自动复位电路 由于实际的DSP系统需要较高频率的时钟信号,在运行过程中极容易发生干扰现象，严重时可能会造成系统死机，导致系统无法正常工作。 为了解决这种问题，除了在软件设计中加入一些保护措施外，硬件设计还必须做出相应的处理。 目前，最有效的硬件保护措施是采用具有监视功能的自动复位电路，俗称“看门狗”电路。 3.2 常用硬件系统的设计 3.2.4 复位电路的设计 自动复位电路除了具有上电复位功能外，还能监视系统运行。 当系统发生故障或死机时可通过该电路对系统进行自动复位。 基本原理：是通过电路提供的监视线来监视系统运行。当系统正常运行时，在规定的时间内给监视线提供一个变化的高低电平信号，若在规定的时间内这个信号不发生变化，自动复位电路就认为系统运行不正常，并对系统进行复位。 3.自动复位电路 3.2 常用硬件系统的设计 3.2.4 复位电路的设计 MAX706R是一种能与具有3.3V工作电压的DSP芯片相匹配的自动复位电路。由MAX706R组成的自动复位电路如图： 3.自动复位电路 3.2 常用硬件系统的设计 3.2.4 复位电路的设计 MAX706R MR WDO VCC RES GND WDI PFI PFO 1 2 3 4 5 6 7 8 RS VCC 至DSP的复位端 CLK来自DSP的输出端 系统提供的监视信号CLK，来自DSP芯片某个输出端，是一个通过程序产生的周期不小于10Hz的脉冲信号。 低电平复位输出信号，是一个不小于1.6s的复位脉冲，用来对DSP芯片复位。 当DSP处于不正常工作时，由程序所产生的周期脉冲CLK将会消失,自动复位电路将无法接收到监视信号，MAX706R芯片将通过引脚7产生复位信号，使系统复位，程序重新开始运行，强迫系统恢复正常工作。 3.自动复位电路 3.2 常用硬件系统的设计 3.2.4 复位电路的设计 3.2 常用硬件电路设计 3.2.4 复位电路的设计 Basic2812采用手动复位，MAX811芯片 3.2 常用硬件电路设计 3.2.5 JTAG下载口的设计 JTAG (Joint Test Action Group 联合测试行动小组)是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、 TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。 JTAG最初是用来对芯片进行测试的，基本原理是在器件内部定义一个TAP（Test Access Port测试访问口）通过专用的JTAG测试工具对进行内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。 3.2 常用硬件电路设计 3.2.5 JTAG下载口的设计 测试模式选择，TMS用来设置JTAG口处于某种特定的测试模式。 测试复位，输入引脚，低电平有效。 测试数据输入 (针对DSP) 测试数据输出(针对DSP) 仿真管脚 测试时钟输入 测试时钟返回信号 3.2 常用硬件电路设计 3.2.5 JTAG下载口的设计 3.2 常用硬件电路设计 3.2.5 JTAG下载口的设计 实际设计过程中，考虑到JTAG口的抗干扰性， 在与DSP相连的端口采用上拉设计！ 3.2 常用硬件电路设计 3.2.6 外扩RAM的设计 TMS320F2812芯片内部具有18K×16位的RAM空间。当程序代码长度小于18K×16位时，该芯片内部的RAM空间就能够满足用户需求。但是当程序代码长度大于18K×16位时，DSP片内的RAM就不够用了，这时一般通过外扩RAM的方法来解决。 在进行DSP外部存储器扩展之前，必须了解DSP片上存储资源，并根据应用需求来扩展存储空间。当片上存储资源不能满足系统设计的要求时，就需要进行外部存储器扩展。 TMS320F2812的外部存储器接口（XINTF）是一种非多路选通的异步总线。设计时，可以通过XINTF接口来外扩存储器。 3.2 常用硬件电路设计 16根数据总线 19