2003~2004数字电子技术答案.docVIP

2003—2004学年第一学期2002级《数字电子技术》答案 系 （部） 年　　级 专　　业 班 级 姓　　名 考试课程 2003—2004学年第一学期2002级《数字电子技术》答案 系 （部） 年　　级 专　　业 班 级 姓　　名 考试课程 2003—2004学年第一学期2002级《数字电子技术》答案 系 （部） 年　　级 专　　业 班 级 姓　　名 考试课程 1 四、用结构级描述下图，并分析此图得作用。 10分 library ieee; use ieee.std_logic_1164.all; entity not1 is port a:in std_logic; b:out std_logic ; end not1; architecture aa of not1 is begin a not b; end aa; library ieee; use ieee.std_logic_1164.all; entity and1 is port a,b:in std_logic; c:out std_logic ; end and1; architecture bb of and1 is begin c a and b; end bb; library ieee; use ieee.std_logic_1164.all; entity aa is port s:in std_logic_vector 1 downto 0 ; d:out std_logic_vector 3 downto 0 ; end aa; architecture cc of aa is component not1 port a:in std_logic; b:out std_logic ; end component; component and1 port a,b:in std_logic; c:out std_logic ; end component; signal m,n:std_logic; begin u1:and1 port map a m,b n,c d 0 ; u2:and1 port map a s 0 ,b n,c d 1 ; u3:and1 port map a m,b s 1 ,c d 2 ; u4:and1 port map a s 0 ,b s 1 ,c d 3 ; u5:not1 port map a s 0 ,b m ; u6:not1 port map a s 1 ,b n ; end cc; 五、设计一个5位奇偶校验器（20分） library ieee; use ieee.std_logic_1164.all; entity jo is port a:in std_logic_vector 4 downto 0 ; s:in std_logic; y:out std_logic ; end jo; architecture aa of jo is signal x:std_logic; begin process a,s begin x a 0 xor a 1 xor a 2 xor a 3 xor a 4 ; if s ’1’ then y x; else y not x; end if; end process; end aa; 9.ISPLSI器件中的GLB是指 B A.全局布线区 B.通用逻辑块 C.输出布线区 D.输出控制单元 10.SYNARIO是一种 C A.时钟信号 B.布线软件 C.通用电子设计工具软件 D.绘图工具 三、程序设计题（30分） 1、3位乘法器（5分） library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity multi3 is port a,b:in std_logic_vector 2 downto 0 ; y:out std_logic_vector 5 downto 0 ; end multi3; architecture bb of multi3 is signal m:std_logic_vector 2 downto 0 ; signal n:std_logic_vector 3 downto 0 ; signal x:std_logic_vector 4 downto 0 ; begin m a when b 0 ’1’ else “000”; n a’0’ when b 1 ’1’ else “0000”