第6章_模数转换器要点.ppt

直流非线性误差来源于比较器输入端的偏置电压变化。 动态误差最主要来源于各比较器之间的交流适配。对于实际的ADC，各比较器之间的延迟和带宽不可能完美匹配，因此会产生取决于信号转换速率的非线性误差。当信号频率高时，导致信噪比和有效位数降低。 * * * * * * * * * 产品平均市场寿命从七十年代末的近十年缩短到九十年代中 期的2.4年；与此相反，产品的平均开发时间从七十年代末的一年 增加到九十年代中期的五年多。这对矛盾是对企业新产品开发能 力的极大的压力。 * * （4）使用高速、高精度ADC的若干问题 导致这一问题的原因是噪声。可能的噪声来源： 信号源输入阻抗过高； 内部采样保持器的带宽较宽； 其它宽带电路不可避免引入噪声。 解决措施： 良好的布线、接地和去耦技术 6.6 高速ADC外围电路和接口设计 （4）使用高速、高精度ADC的若干问题 AD7884输入端与参考源 输入信号缓冲放大器的选择应取决于输入信号带宽； 参考源用高精度参考AD780驱动； AD780的输出端接10uF去耦电容，以吸收ADC内部D/A变换产生的瞬态电压。 6.6 高速ADC外围电路和接口设计 （4）使用高速、高精度ADC的若干问题 AD676特点： 16bit 100kSPS 电荷重分布型ADC 电容网络的存在，不必使用额外的采样保持器 具有自校正电路，可自动校正微/积分非线性误差 校正随时可启动，周期大概50ms PCB路径阻抗对高精度转换的影响： 例如，1.22mA电流通过0.5Ω路径时，会产生0.6mV电压降，对一个满度10V的16bit ADC，这一电压相当于4LSB。故PCB布线时的线宽和线长都是需要特别注意的。 AD676还具有模拟地检测引脚，当信号传输路径较远时，可用以补偿信号返回线上的小压降。 6.6 高速ADC外围电路和接口设计 （4）使用高速、高精度ADC的若干问题 与参考源相关的参数指标有： 直流参数：输出电流能力、电源电压调整率、负载调整、输出电容差、输出电压温漂 交流参数：导通建立时间、瞬态负载电流建立时间、噪声 一个高精度、低漂移的外参考源是保证高速高精度ADC性能的关键，它不仅决定ADC的满量程范围，而且其总的直流精度和稳定性应优于ADC。 外参考源设计 设计原则：无论何种参考源，设计一个合适的滤波器，以消除宽带噪声 6.6 高速ADC外围电路和接口设计 （4）使用高速、高精度ADC的若干问题 典型电路： 第一级，截止频率40Hz，滤除隐埋齐纳噪声 第二级，截止频率1.6Hz，对参考源的输出滤波，保证指标 第三级，截止频率160Hz，降低运放输出噪声，增加稳定性 外参考源设计 第一级滤波 第三级滤波 第二级滤波 6.6 高速ADC外围电路和接口设计 （5）高精度ADC与DSP接口的若干问题 高精度ADC的数据输出方式：并行和串行数据输出 不能直接将ADC的数据输出口与DSP的数据总线连接，否则会带来噪声，导致严重性能下降。 原因在于： ADC模拟输入和数据输出间都存在少量寄生电容（典型值0.1~0.5pF），如果数据输出线上存在过冲、振铃或其他高频噪声，数字噪声就会通过寄生电容耦合到模拟输入端，导致SNR和ENOB下降，增大谐波失真。 解决方法： ADC的数据输出端接三态输出的中间缓冲锁存器，以防止数据总线上的噪声进入ADC。 并行数据输出方式 6.6 高速ADC外围电路和接口设计 （5）高精度ADC与DSP接口的若干问题 并行数据输出方式 6.6 高速ADC外围电路和接口设计 1. 采样时钟边沿启动AD转换； 2. 转换完成，BUSY信号无效，ADC的输出数据锁入缓冲寄存器，并向DSP申请中断； 3. DSP响应中断，ADC的地址输出至地址译码器； 4. DSP的“读”信号有效，缓冲数据被送上DSP的数据总线； 5. “读”信号后沿将总线上的数据锁入DSP内部寄存器。 采样时钟不由DSP的主时钟发生，而应选用低噪声石英晶体振荡电路 （5）高精度ADC与DSP接口的若干问题 减少了接口连线的数量，从而降低了数字噪声，但DSP串口数量有限。 串行数据输出方式 6.6 高速ADC外围电路和接口设计 1. 串口线上，ADC的输出数据每次出现一位； 2. “串行时钟”将每一个数位锁入DSP内部的串行移位寄存器中； 3. 所有串行数据锁存结束后，DSP串口逻辑发出中断请求。 采样时钟由低噪声的振荡器发生 （6）防止ADC输入过载和锁定效应 一般ADC能承受超过正常