12级综合设计实训解说.ppt

12级综合课程设计实训 作者：Rhea (２)FPGA的ＤＤＳ信号的处理 DDS和DSP（数字信号处理）同样是数字化的一项关键技术。DDS和通用的频率合成器比较，DDS具备成本低、消耗功率小、分辨率高和迅速转换时间等特点，普遍使用在电信与电子仪器范畴，是达成设备全数字化的一个关键技术。 DDS的优点： （1）较高频率分辨率、输出频点多、可达2的N次方个频点(N为相位累加器位数)； （2）频率切换的速度快，可以达到us量级； （3）频率切换时相位连续； （4）可以输出宽带正交信号； （5）输出相位的噪声低，对参考频率源的相位噪声有改良功能； （6）可以产生任意波形； （7）全数字化实现和体积小还有重量轻、便于集成。 (３)FPGA的CIC滤波器的实现 CIC（积分级联梳状）滤波器是无线通信中的常用模块，一般用于数字下变频（DDC）和数字上变频（DUC）系统。CIC滤波器结构简单，没有乘法器，只有加法器、积分器和寄存器，适合工作在高采样率。而且，CIC滤波器是一种基于零极点相消的FIR滤波器，已经被证明是在高速抽取或插值系统中非常有效的单元。 CIC滤波器原理 (４)FPGA的ＳＰＷＭ的控制器设计 数字方式产生SPWM（脉宽调制技术），等腰三角波是载波，正弦波是调制波。当这两路信号经过一个数字比较器后将产生一个脉冲波形，即SPWM波。当正弦波大于三角波时，比较器输出1，反之输出0。 (５)FPGA数字式移相信号发生器的设计 (６)基于FPGA频率计的设计 (７)基于FPGA数字鈡的设计 在时钟计数的过程当中，可能时钟会存在与实际的时间有偏差的情况，当遇到这种情况的时候，就得在原有的设计中添加一个校时电路。此外在必要的时候需给一个标准的1HZ时间信号用来当做它的时钟驱动。“快校时”和“慢校时”是比较常见的校时方式，“快校时”就是指计数器被相应的开关控制，从而使计数器对校时脉冲信号计数， 而“慢校时”则是指自己手动生成一个单脉冲信号作为校时脉冲信号。 (８)基于FPGA的VGA图像显示与控制 VGA是IBM公司在1987年为PC机的显示系统制定的标准。VGA的优点和缺点有以下几点： 优点： （1）分辨率高； （2）显示速率快； （3）颜色丰富； （4）VGA 显示系统成本低、结构简单、应用灵活； （5）VGA 显示输出红(R)、绿(G)、蓝(B) 三原色信号，RGB 色彩模式是工业界的一种颜色标准，是通过RGB三个颜色的变化以及它们之间相互叠加来得到各种各样的颜色，目前应用最多。 半带滤波器是一种特殊的FIR滤波器，在多速率信号处理中有着至关重要的作用。 　　HB滤波器的通带和阻带具有对称的关系，因此其通带波纹和阻带波纹相等。但是使其成为数字信号处理中非常常用的一种滤波器的主要原因却是因为其系数有一半均为0。如此，在低速率数字信号处理中或许还不是很重要，但是在那些对实时性要求非常高的系统中，这种将计算量减半的性能就使得其得到了广泛的应用。 (１０)基于FPGA的正交幅度调制与解调系统实现 (１1)基于FPGA的UART接口实现 UART（即Universal Asynchronous Receiver Transmitter，通用异步收发器）是广泛使用的串行数据通信电路，因其要求的传输线少，可靠性高，传输距离远，所以系统间互联常采用RS—232 接口方式。 串口即串行数据接口，是一种常用的数据接口。在PC一般都有两个串行口（COM1和COM2），其形状如图1所示，是典型的9 针D形接口，也称为DB9。由于串口多采用RS-232-C传输协议并长达数十年，因此也常被称为RS-232接口。 RS-232全名是“数据终端设备（DTE）和数据通讯设备（DCE）之间串行二进制数据交换接口技术标准”，该标准规定采用一个25脚的串口连接器（DB25），不仅对连接器的每个引脚的信号内容加以规定，还规定了各种信号的电平。 标准的RS-232-C协议具有25根信号线，其中有4根为数据线、11根控制线、3根定时线和7根备用线。通常情况下，使用其中的9根线就可以实现RS-232 串口通信。 UART由波特率发生器、UART接收器和UART发送器构成。UART发送器的用途是将准备输出的并行数据按照基本UART帧格式转为TXD信号串行输出。UART接收器接收RXD串行信号，并将其转化为并行数据。波特率发生器就是专门产生一个远远高于波特率的本地时钟信号对输入RXD不断采样，使接收器与发送器保持同步。 波特率发生器是用来给UART一个时钟信号，发送器是用来发送由时钟和外部数据，收器是用来接收由发送器传来的信号，测试部分是用来测试是否产生时钟。 接收状态机一共分5个状态： （1）R_ST