基本结构与功能剖析.ppt

第2章 PIC18FXXX单片机基本 结构与功能 2.1 基本组成与外部引脚 PIC18FXXX系列封装形式 结构框图 PDIP：Plastic Dual-In-line Package双列直插式塑料封装 PLCC：Plastic Leadless Chip Carrier塑 料 无 引 线 封 装 TQFP：Thin plastic Quad Flat Pack 薄型方块平面封装 SPDIP：Shrink Plastic DIP 缩短型DIPSOIC：Small Outline IC 塑料小型 1.振荡方式(由振荡器选择位FOSC2、1、0决定) LP—低功耗晶体振荡器方式 XT—晶体/陶瓷振荡器方式 HS—高速晶体/陶瓷振荡器方式 HS4—带PLL使能的高速晶体/陶瓷振荡器方式 RC—阻容振荡器方式 RCIO—带I/O引脚使能的外部阻容振荡器方式 EC—外部时钟方式 ECIO—带I/O引脚使能的外部时钟方式 振荡方式由配置寄存器选择位FOSC2、1、0决定 （P198) 2.晶体/陶瓷振荡器方式 LP、XT、HS、HS4方式 OSC1：振荡器晶体输入引脚 OSC2：振荡器晶体输出引脚 （参考表10.1） 3.RC振荡器（RC/RCIO） 3.RC振荡器（RC/RCIO） 适用场合： 成本低、对定时器要求不是很高的场合 RC振荡器的频率和哪些因素有关： 电源电压VDD、振荡电阻、电容C、工作温度等 3.RC振荡器（RC/RCIO） 说明： RC方式下，振荡频率可通过OSC2引脚4分频输出 若不需4分频输出Fosc，推荐采用RCIO，以节省电流 4.外部时钟输入（EC/ECIO） 相同： OSC1接外部时钟 区别： EC 振荡频率可通过OSC2引脚4分频获得 ECIO OSC2变成一个附加的通用I/O脚 5、HS4方式 作用： 通过锁相环设定时钟频率为晶振频率的4倍 条件： Configuration Bits配置为HS时，锁相环电路才可以使能 否则系统时钟直接来自于OSC1 5、HS4方式 6、振荡器转换特性 6、振荡器转换特性 怎样转换？ 在系统与TMR1之间进行 条件： 低频晶振连至定时器TMR1振荡器引脚 TMR1的振荡器使能 注意： 单片机擦除后，时钟转换功能被禁止 系统时钟的转换 由软件控制 OSCCON寄存器的系统时钟转换位SCS SCS=0 系统时钟源来自主振荡器 SCS=1 系统时钟源来自TMR1的振荡器 系统时钟的转换 注意： 任何复位都会使SCS清零 转换系统时钟源时，定时器TMR1的振荡器必须使能 T1OSCEN=1 转换系统时钟源时，振荡器转换使能位OSCSEN为0 2.3 复位系统多种复位系统: 上电复位POR（Power On Reset） 人工复位 在MCLR引脚加入一个低电平信号 正常状态下，WDT超时溢出复位 可编程掉电锁定复位（PBOR） RESET指令复位 堆栈上溢出/下溢出复位 片内复位电路简化框图介绍 1、上半部分电路 将6种复位信号源进行逻辑或运算，之后在“或门”G2输出端送出高电平信号 看门狗WDT溢出复位信号受到SLEEP信号的屏蔽 掉电复位信号受到BOREN位的屏蔽 片内复位电路简化框图介绍 2、右半部分 是一只R-S触发器，构成复位锁存器 负责产生并向芯片内部提供低电平复位信号 3、下半部分 上电延时定时器PWRT 起振延时定时器OST 片内复位电路总结： 上半部分电路 负责产生复位锁存器的S信号，即负责在复位锁存器的/Q端送出低电平 下半部分电路 负责产生复位锁存器的R信号，即负责在复位锁存器的/Q端送出高电平 1、上电复位（POR） 当芯片供电电源电压VDD上升到一定值时，即产生一个上电复位脉冲。 2、/MCLR复位 /MCLR引脚漏电流最大值为5μA 电阻R应小于40KΩ 电阻R1用作限流电阻，取值为0.1～1KΩ 二极管D使得电容C能够在电源掉电时快速放电 3、上电延时定时器PWRT 可用于上电过程中电源电压上升过慢的情形 工作于一个独立的RC振荡器，并提供约72ms的延时时间 一旦开启PWRT，芯片检测到上电复位后将使芯片持续保持在复位状态，直到定时结束。 4、起振定时器OST 针对外部晶体振荡模式，即芯片配置为LP、XT或HS模式 当上电复位延时结束后，芯片并没有马上脱离复位状态，而是开始对外部的振荡波形进行脉冲计数，直到计满1024个振荡波形后，芯片才真正结束整个复位过程。 5、PLL锁相延时 当PLL使能时，才有锁相延时 作用： 提供一个足够PLL锁定到主振荡器频率的固定时间 PLL锁相延时时间的典型值为2ms，紧跟在起振定时之后 6、掉电锁定复位 可以为单片机提供电源跌落的预警信号 一旦发现VDD下降到某一个门槛值，