数字系统设计总结.ppt

第五章 数字系统设计 5.1 数字系统设计概述 一、数字系统的基本组成 数字系统可划分为受控器与主控器。 受控器又称为数据子系统或数据处理单元， 控制器又称为控制子系统。 数字子系统主要完成数据的采集、存储、运算和传输。主要由存储器、运算器、数据选择器等。它与外界进行数据交换，而它所有的存取、运算等控制信号下进行。 数字子系统是根据待完成的系统功能的算法得到的。 控制子系统是执行算法的核心，它必须具有记忆能力，因此是一个时序系统。 现在主要以算法状态机为核心来设计控制子系统。它与数据子系统共享一个时钟。它的输入是外部控制信号和由数据子系统传来的条件信号，按照设计方案中既定的算法程序，按序地进行状态转换，与每个状态以及有关条件对应的输出作为控制信号去控制数据子系统的操作顺序。 控制子系统是根据系统功能及数据子系统的要求而设计出来的。 二、控制子系统和数据子系统的设计 数字系统设计步骤 1、明确设计要求（完成系统功能示意框图）； 2、确定系统方案（完成系统总体方框图——将控制器与受控器分开，拟定系统的详细算法状态机（ASM）流图）； 3、受控器设计； 4、控制器设计； 5、工程实现与调试。 1、数据子系统的设计 所要完成的主要任务：选择适当的芯片，实现规定的逻辑功能，且同时满足预定的非逻辑约束。 在选择器件时，主要考虑两方面因素： （1）易于控制：各受控电路的控制方式和控制信号要尽可能简单，从而使产生这些控制信号的逻辑也趋于简单，以便实现。 （2）满足非逻辑约束的要求 性能因素： 运行速度—关系到能否在预定时间内实现预定的逻辑功能。 可靠性—在选择器件时应注意这些芯片的工作延迟、脉冲工作特征、功耗、驱动能力以及各器件之间的电平匹配。 可测试性—在设计之初就应考虑到系统的可测试性，为日后系统的自检和被检做好准备。 物理因素：包括尺寸、重量、功耗、散热、安装和抗震等诸多因素。 经济因素：包括设计成本、制造成本、维护成本和运行成本。 2、控制子系统的设计 用硬件构成电路以生成数据子系统所需的控制时序信号是控制子系统的设计要完成的主要任务。 应用算法状态机设计控制器主要完成两部分设计：组合逻辑网络和状态寄存器。 组合逻辑网络的作用是根据外界对系统的输入和数据子系统所产生的条件反馈信息及算法的当前状态生成要求的对数据子系统可控制信号和外界输出。 状态寄存器：用以记录算法的执行过程。 三、用数字方法实现电子系统的优点 （1）数字系统对元、器件参数的依赖较少，系统的抗干扰性较强，一般情况下，只要设计的逻辑正确，成功的可能性较大，而模拟系统对元器件的要求较高，且影响系统性能的因素很多，设计人员如元较丰富的实践经验，很难设计出较完善的系统； （2）目前数字电路的集成工艺已经相当成熟。 （3）现代的复杂系统几乎都离不开用计算机处理，而被计算机处理的只能是数字信号，因此就必须采用数字方法去设计这类系统。它们无论在质量、精度、可靠性还是成本方面都比用模拟方法设计的系统优越。 数字系统实现的方法: 硬件实现和软件实现 软件实现的工作速度低 硬件实现的系统工作速度高，在对系统运行速度有一定要求的情况下，有时必须采用硬件实现。 5.2 可编程逻辑器件的原理与应用 可编程逻辑器件综述 最早的可编程逻辑器件出现在20世纪70年代，主要是可编程存储器（PROM）和可编程阵列（PLA）。70年代末出现了可编程阵列逻辑（PAL）。80年代初，美国Lattice公司推出了通用阵列逻辑GAL。在EPROM的基础上出现了高密度可编程逻辑器件EPLD或CPLD。80年代，美国Xilinx公司首先推出了现场可编程门阵列FPGA。 PLD器件的选择和使用 1、FPGA/CPLD的选择 对于普通规模且产量不大的产品项目，通常使用CPLD比较好。这是因为： （1）在中小规模范围， CPLD价格便宜，能直接用于系统。 （2）CPLD的结构大多为EEPROM或Flash ROM形式，编程后即可固定下载的逻辑功能。使用方便，电路简单，编程方式便捷，易于进行硬件修改和硬件升级。 （3） CPLD有专门的布线区和许多逻辑块，无论实现什么样的逻辑功能，或采用什么样的布线方式，引脚至引脚的信号延时几乎是固定的，与逻辑设计无关。使CPLD获得比较高速的性能。 但对于大规模的逻辑设计、ASIC设计或单片系统设计，则多采用FPGA。 FPGA使用的途径主要有四个方面： （1）直接使用在产品的电路系统板上。因为其具有大规模和超大规模逻辑资源、低功耗等优势，所以可以直接使用。但应选择合适的配置方式。 （2）间接使用。首先利用FPGA完成系统整机的设计，然后将设计软件（VHDL代码）交付供