- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
chapter嵌入式系统设计实例重点
第六章 嵌入式系统开发实例 数控系统设计实例 MP3设计实例 烟气排放在线监测系统 6.1数控系统设计实例 需求分析 架构设计 详细设计 系统测试 数控系统是自动阅读输入载体上事先给定的数据、译码、控制机床移动和加工零件的系统 通过各种输入方式,接受加工零件的各种数据信息,经过译码、处理、插补,生成各坐标轴的参考位置 把各轴的参考位置送到轴控制器中,驱动轴的运动,使各个坐标轴能精确地运动到所要求的位置 输入输出 输入/输出/通讯功能 字符图形显示功能 程序编制功能 数据处理 插补功能 进给功能 主轴速度功能 刀具功能 补偿功能 辅助功能 报警 自诊断功能 非功能需求 物理环境-车间,工作环境恶劣 用户-一般是车间操作员,操作水平有高有低 质量保证--用在工业控制环境质量要求高,同时现在市场竞争激烈,如果质量不好很难在市场上站住脚 QOS——Quality of Service 响应快速性:主要是对突发事件的反应(如撞刀、急停) 响应的确定性:确保条件/事件出现和由此引起的动作开始/结束的时间在准确的时间间隔内。满足时间约束主要是和系统安全(如对突发事件的反应等)以及切削精度(更高的精度影响插补周期)有关,数控系统具有硬实时任务 高性能:需要复杂的运算 高可靠性:在加工过程中不出现问题,至少一个月之内不能死机,出现故障, 高安全程度 技术平台的特殊需求(RTOS、CPU的相互支持) 该平台是否成熟、完善? 预留的性能 (CPU资源使用不能到70%) 平台的设备驱动程序 (是否能够提供?) 平台支持的通讯协议(是否支持 TCP/IP, HTTP, UDP等) 该平台是否有合适的开发工具 硬件和软件平台公司的状况(技术支持、财务) 开发人员对该硬件和软件平台的熟悉程度? 有几个开发人员可以使用该平台? 开发人员培训的费用? 3. 系统设计 系统设计-定义系统结构 嵌入式数控系统原型样机 系统应力测试 功能干涉测试 干涉负载测试 应力负载测试 干涉测试过程 一旦定下功能测试矩阵,需要从矩阵中定下详细的测试过程。测试过程分为两类: 简单测试,只涉两个功能间的干涉 负载测试,涉及多个功能间的干涉测试 干涉负载负载测试可以从干涉矩阵中得到.基本上是就不同的功能运行同时同一个负载。这里负载也许意味着通过脚本重复执行操作者命令,周期性重启系统板等 上面的矩阵可以是干涉负载测试最好的例子: 整天运行自动运行同时MDI命令. 运行手动方式下执行MDI和自动运行等. 应力负载测试指南 过载系统. 在实际的环境中进行负载测试.? 负载测试时负载随时间不同而不同. 测试同一时间到达的负载。 测试具有不同服务时间的负载.? 测试负载性能. 译码任务过载,插补任务过载,伺服任务过载,中断过载 以上任一任务的过载都会引起系统向伺服电机发送脉冲的间断,同时显示刷新太慢。 设计实例——基于ARM7MP3Player 要实现MP3Player主要有以下两种方法: 1、MCU + USB接口芯片 + 硬件解码芯片+ 海量存储芯片 + 音频DAC +耳机放大器 2、MCU + USB接口芯片 + 软件解码算法 + 海量存储芯片+音频DAC +耳机放大器 前者的MCU可以为MCS-51系列单片机,(如AT89C51SND1) 后者为ARM7体系结构的微控制器。(如S3C44B0X) 基于ARM的MP3播放器 系统硬件方案实现 基于S3C44B0X微处理器 + 软件解码算法的MP3Player的硬件方案实现如下: S3C44B0X最小系统:CPU、RAM、ROM和电源、复位、JTAG。 扩展部分:音频DAC、UART、键盘、NAND FLASH、USB接口、 以太网接口。 实现最小系统 1、S3C44B0X的结构和特点:S3C44B0X微处理器是三星公司专为手持设备和一般应用提供的高性价比的微控制器解决方案,它使用ARM7TDMI核,工作在66MHz。 ⑴ 带8KB缓存的2.5V静态ARM7TDMI CPU核; ⑵ 扩展内存控制器(FP/FDO/SDRAM控制,片选逻辑); ⑶ 2个通用DMA通道,1个带外部请求管脚的DMA通道; ⑷ 71个通用I/O口,8个外部中断资源; ⑸ 带PLL的片上时钟发生器; ⑹ 8个内存Bank共可以寻址256MB存储空间; ⑺ UART和IIS总线接口; …… S3C44B0X丰富的内部资源,使得系统硬件设计大大简化: 时钟和复位电路 系统时钟输入由6MHz的外部晶阵提供,由内部PLL电路倍频至66MHz,供给CPU运行。
文档评论(0)